在加滞后环节提高低频增益时,会造成截止频率处的相位滞后,从而影响PM,若要减小对PM的影响,只能减少相位滞后的频率范围,那么这样带来的低频增益也相对少了。 这些校正控制的过程,实际上是对零点和极点的配置过程。 3.SSDC控制器参数的设计 SSDC的控制结构如下图所示,与PSS的结构相似,其由隔直环节、放大环节、相位补...
(2)对于附加控制,即次同步阻尼控制器的设计问题,论述了附加次同步 阻尼控制器(SSDC)的基本原理和结构,根据SSDC的设计原则,以CIGRE Benchmark标准直流测试系统为例,采用基于时域仿真法结合测试信号法的优化 方法给出了次同步振荡阻尼控制器的设计过程,经过实验和计算得到控制器各个 ...
次同步阻尼控制器 1. Previous subsynchronous damping control(SSDC)design methods based on linearized system equations are limited by the system s scale for the course of dimensionality problem and it is difficult or even impossible in engineering application to the complex power systems. ...