clk1 是 Primary clock,clk2 是Black box clock,clk3 是Derived Clock,clk4 是Undrived Clocks Reset_info1 报告设计中的同步复位,异步复位和清除信号 Setup_clock01 报告时钟源,时钟使能信号以及clock cone。 设计中多个输入时钟通过选择器后只输出一个时钟,输出的时钟称为clock cone。 Clock_info03a 报告设计...
检查CLock_info05违例,该违例会报出需要定义的MUX选择pin的cases。 参考Clock Setup窗口,该窗口中可以交互式的显示时钟路径上的MUX,以及可在窗口中定义MUX选择的值。 Fixing Setup-Related Sanity Check Setup验证对SGDC中定义的约束做出基本检查。这些检查每次都会确认设计是否缺失以及约束是否正确。 这些rule以SGDC_前缀...
CDC_Setup_Check includes following rules: Checks Clock_info03 Clock_info05 Description Unclocked flops Clock convergences © 2008 Atrenta, Inc. All Rights Reserved. 14 CDC-Clean Design Using SpyGlass-CDC Checks Description Clock_info05a MUX selects to be constrained in clock trees Clock_info14 ...
Clock_info03a Clock_info05/a/b Clock_info18 Ac_unsync01/02 Ac_sync01/02 Ar_async* Clock_sync05/06 Ac_conv01/02/03 Setup_quasi_static Ac_glitch03 Ac_cdc01a Ac_datahold01a Ac_conv02/04/05 Ac_fifo01 Ac_handshake01/02 18 of 112 Getting Started With SpyGlass CDC design...