读取设计文件FSM_3.v和上面写好的约束文件spyglass.sgdc,设置顶层模块为FSM_3,然后点击“Goal Setup”,勾选“adv_lint_verify”,然后点击“Run Goal”,等待报告结果。 (3)查看状态机 如果设计没有问题,那么下方窗口显示如下,发现了存在状态机。 双击该行后,弹出一个“Text Container”报告,点击OK关闭它,这时界面...
c) 加入macro(IO、PAD、USB、DDR PHY、PLL)等的macro_lib:-gateslib<macro_path>.lib 2. lint spyglass -project ${top-name}.prj -batch -goal lint/lint_rtl mk lint | tee lint.log ①清Error和Warning,可能遇到non-oem的Error,解法如:Error 1.1 ② 如果有报一些RTL文件找不到解法如:Fatal 2.1 ③...
原文链接:http://www.cnblogs.com/coole/p/8552348.htmlSpyGlass工具目前包含:SpyGlassLint,CDC,RDC,DFTADV,Power.是业界RTLSignoff的重要工具.CDC介绍CDC(Clock Domain Crossing)的前端设计中最常见的问题, 在RTL中要恰当的处理每个异步的控制信号和数据信号 ...
SpyGlass工具 目前包含:SpyGlass Lint, CDC, RDC, DFT ADV, Power. 是业界RTL Signoff 的重要工具. CDC介绍 CDC(Clock Domain Crossing)的前端设计中最常见的问题, 在RTL中要恰当的处理每个异步的控制信号和数据信号, 否则就会出现亚稳态,造成严重的function false. 最好的有关亚稳态(metastability),CDC,及其对...
例如,lint/lint_rtl功能用于检查代码风格和常见错误,而adv_lint/adv_lint_struct则关注代码的结构问题。此外,Spyglass还具备时钟域交叉(CDC)相关的检查功能,如cdc/cdc_setup_check和cdc/cdc_verify,帮助设计师确保不同时钟域之间的信号正确传递,从而避免潜在的时序问题。