SGMII--Serial Gigabit Media Independent Interface SGMII是PHY与MAC之间的接口,类似与GMII和RGMII,只不过GMII和RGMII都是并行的,而且需要随路时钟,PCB布线相对麻烦,而且不适应背板应用。而SGMII是串行的,不需要提供另外的时钟,MAC和PHY都需要CDR去恢复时钟。另外SGMII是有8B/10b编码的,速率是1.25G XGMII XGMII--10...
因此SGMII相对于GMII多了个S,这个S就是SerDes技术,它提供了一个高速传输通道。 在交换芯片中经常可以看到1个Port可以被配置为SGMII/SerDes模式,个人理解的是SGMII相对于SerDes多了一个速率协商(比如上图中的PHY Receive RateAdaptation模块),当使能了SGMII模式,就是使能了PHY Receive Rate Adaptation模块,当使能了Ser...
因此SGMII相对于GMII多了个S,这个S就是SerDes技术,它提供了一个高速传输通道。 在交换芯片中经常可以看到1个Port可以被配置为SGMII/SerDes模式,个人理解的是SGMII相对于SerDes多了一个速率协商(比如上图中的PHY Receive RateAdaptation模块),当使能了SGMII模式,就是使能了PHY Receive Rate Adaptation模块,当使能了Ser...
本设计基于88E1111使用纯verilog实现的1G-UDP 协议栈实现1G-UDP回环通信测试,之所以只用到了数据回环模式,是因为本设计旨在为用户提供一个可任意移植修改的1G-UDP协议栈架构,用户可通过此架构任意创建自己的项目,自由度和开放性极强;基于市面上88E1111占有率较高,且该PHY支持RGMII、GMII、SGMII三种模式,适应性极强的...
本文主要介绍以太网的MAC(Media Access Control,即媒体访问控制子层协议)和PHY(物理层)之间的MII(Media Independent Interface ,媒体独立接口),以及MII的各种衍生版本——GMII、SGMII、RMII、RGMII等。 从硬件的角度看,以太网接口电路主要由MAC(Media Access Control)控制器和物理层接口PHY(Physical Layer,PHY)两大部分...
实际上SGMII对应的MAC和PHY的划分是将SGMII接口断开,一端归为MAC,一端归为PHY;同样,GMII对应的MAC和PHY的划分是将GMII接口断开,一端归为MAC,一端归为PHY。下图是将图1整理后的图。 图3 整理后的SGMII信号接收和发送流程 上图可以看出,SGMII接口就是使用了SerDes技术的GMII接口,SerDes上跑的是10b信号,在接收...
实际上SGMII对应的MAC和PHY的划分是将SGMII接口断开,一端归为MAC,一端归为PHY;同样,GMII对应的MAC和PHY的划分是将GMII接口断开,一端归为MAC,一端归为PHY。下图是将图1整理后的图。 图3 整理后的SGMII信号接收和发送流程 上图可以看出,SGMII接口就是使用了SerDes技术的GMII接口,SerDes上跑的是10b信号,在接收...
MII,GMII,SGMII和SSMII MII接口: RXD(Receive Data)[3:0]:数据接收信号,共4根信号线; TX_ER(Transmit Error): 发送数据错误提示信号,同步于TX_CLK,高电平有效,表示TX_ER有效期内传输的数据无效。对于10Mbps速率下,TX_ER不起作用; RX_ER(Receive Error): 接收数据错误提示信号,同步于RX_CLK,高电平有效,...
MII,GMII,SGMII和SSMII MII接口: RXD(Receive Data)[3:0]:数据接收信号,共4根信号线; TX_ER(Transmit Error): 发送数据错误提示信号,同步于TX_CLK,高电平有效,表示TX_ER有效期内传输的数据无效。对于10Mbps速率下,TX_ER不起作用; RX_ER(Receive Error): 接收数据错误提示信号,同步于RX_CLK,高电平有效,...
MII是英文Medium Independent Interface的缩写,翻译成中文是“介质独立接口”,该接口一般应用于以太网硬件平台的MAC层和PHY层之间,MII接口的类型有很多,常用的有MII、RMII、SMII、SSMII、SSSMII、GMII、RGMII、SGMII、TBI、RTBI、XGMII、XAUI、XLAUI等。下面对它们进行一一介绍。 MII TXD[3:0]:数据发送信号,共4根...