set_input_delay-clockclk-max2.1[get_portsdata_in] set_input_delay-clockclk-max2.5[get_portsdata_in]-add_delay 但其实,第一行也是无效的,因此2.5比2.1要大,如果满足2.5了,那一定满足2.1。 因此,-add_delay参数一般都是用于双沿采样的场景: set_input_delay-clockclk-max2.1[get_portsdata_in] set_i...
set_drive 是指input端口的驱动能力，设置的值会影响端口到第一级单元的net的transition，从而影响内部in2reg路径上的延时。set_load 是指output端口的负载，设置的值会影响输出到端口的net上的电容，从而影响相应的路径延时。
set_input_delay -clock clk -max 2.1 [get_ports data_in] set_input_delay -clock clk -max 2.5 [get_ports data_in] -add_delay 但其实,第一行也是无效的,因此2.5比2.1要大,如果满足2.5了,那一定满足2.1。 因此,-add_delay参数一般都是用于双沿采样的场景: set_input_delay -clock clk -max 2.1 ...
set_input_delay -clock clk -max 2.1 [get_ports data_in] set_input_delay -clock clk -max 2.5 [get_ports data_in] -add_delay 但其实,第一行也是无效的,因此2.5比2.1要大,如果满足2.5了,那一定满足2.1。 因此,-add_delay参数一般都是用于双沿采样的场景: set_input_delay -clock clk -max 2.1 ...
set_input_delay -clock clk -max 1.9 [get_ports data_in] -clock_fall -add_delay 如果不增加-add_delay参数,那么第二条会覆盖第一条约束,那么上升沿的约束就没有了。 在UG903中,也有下面的描述: Add Delay Input Delay Command Option The -add_delay option must be used if: ...