SDIO_Detect_Pin_Config(); RCC_AHBPeriphClockCmd(RCC_AHBENR_SDIO, ENABLE); SDIO_DeInit(); RCC_AHBPeriphClockCmd(RCC_AHBENR_SDIO, DISABLE); RCC_AHBPeriphClockCmd(RCC_AHBENR_SDIO, ENABLE); SDIO_ClockSet(0x2F); SDIO_StructInit(&SDIO_InitStruct); SDIO_InitStruct.SDIO_OPMSel = SDIO_MMC_...
5)SD_EnableWideBusOperation()配置SDIO数据宽度; 6)SDIO_ClockSet()配置SDIO的时钟频率。 获取SD卡信息及数据的函数定义如下:void read_sd_card_info(void) { u16 i = 5; SD_Error result; u32 sd_size; SDIO_ConfigInit(); printf("SDCARD TESTrn"); while(1) { result = SD_Init(); if(result...
2、SDIO_ClockEdge——时钟相位选择 该参数设定时钟控制寄存器(SDIO_CLKCR)NEGEDGE位,它的指定了输出时钟SDIO_CK在主时钟SDIOCLK的上升沿还是下降沿生成,具体参数如表12-23所示。 3、SDIO_ClockBypass——旁路时钟分频器 该参数设定时钟控制寄存器(SDIO_CLKCR)的BYPASS位,它指定是否启用或禁用了SDIO时钟分流器旁路,...
SDIO_ClockEdge:主时钟 SDIOCLK 产生 CLK 引脚时钟有效沿选择,可选上升沿或下降沿。 SDIO_ClockBypass:时钟分频旁路使用,可选使能或禁用,如果使能旁路,SDIOCLK (72MHZ )直接驱动 CLK 线输出时钟(不满足最高25HZ的要求),如果禁用,使用 SDIO_CLKCR 寄存器的 CLKDIV 位值分频 SDIOCLK,然后输出到 CLK 线。一般...
1) SDIO_ClockEdge:主时钟 SDIOCLK 产生 CLK 引脚时钟有效沿选择,可选上升沿或下降沿。 2) SDIO_ClockBypass:时钟分频旁路使用,可选使能或禁用,如果使能旁路,SDIOCLK (72MHZ )直接驱动 CLK 线输出时钟(不满足最高25HZ的要求),如果禁用,使用 SDIO_CLKCR 寄存器的 CLKDIV 位值分频 SDIOCLK,然后输出到 CLK ...
在该目录下,可以找到一些文件和目录,用于设置SDIO设备的参数,例如`max_speed`文件用于设置最大传输速率,`clock`文件用于设置时钟频率等。 5. 使用SDIO设备: 一旦SDIO设备被正确识别和加载驱动后,就可以开始使用了。具体的操作取决于SDIO设备的功能和驱动的支持,可以通过读写文件、调用相关的API等方式来与SDIO设备进行...
SDIO_ClockCmd(DISABLE); /*!< Set Power State to OFF */ SDIO_SetPowerState(SDIO_PowerState...
1) SDIO_ClockEdge:主时钟 SDIOCLK 产生 CLK 引脚时钟有效沿选择,可选上升沿或下降沿。 2) SDIO_ClockBypass:时钟分频旁路使用,可选使能或禁用,如果使能旁路,SDIOCLK (72MHZ )直接驱动 CLK 线输出时钟(不满足最高25HZ的要求),如果禁用,使用 SDIO_CLKCR 寄存器的 CLKDIV 位值分频 SDIOCLK,然后输出到 CLK ...
59、71;11; SDIO->CLKCR|=0«13;u32 SDTvpe=SD STD CAPACITY;消空CLKCR Z前的设置非省电模式关闭旁路,CK根据分频设置输出/I位数据宽度/SDIOCLK I升沿产生 SDIOCKSDIO->CLKCR|=0«14;关闭0更件流控制SDIO_Clock_Set(SDIO_INIT_CLK_DI0;/设賢时钟频率(不能超过 400Khz) SDIO->PO WER=0X03 ;...
1) SDIO_ClockEdge:主时钟 SDIOCLK 产生 CLK 引脚时钟有效沿选择,可选上升沿或下降沿。 2) SDIO_ClockBypass:时钟分频旁路使用,可选使能或禁用,如果使能旁路,SDIOCLK (72MHZ )直接驱动 CLK 线输出时钟(不满足最高25HZ的要求),如果禁用,使用 SDIO_CLKCR 寄存器的 CLKDIV 位值分频 SDIOCLK,然后输出到 CLK ...