此外,这个ADC需要在SOC上放好多个,做成那种阵列形式的,所以无论是面积还是功耗,必须要控制好,精度8bit也属于中等那种,因此最终就做成单端输入的了。 二.整体结构 在看各个模块电路之前,先放一张SAR ADC系统框图: 图一10bit 差分输入、下极板采样 SAR ADC 注意这张图中其表达的是10bit 差分输入的SAR结构,其实现思想和我们单端输
SAR ADC可采用单端/双端差放结构，如下图所示。其中每端有n个电容，n取决于分辨率，例如12bit SAR AD...
逐次比较型ADC工作原理 1. 转换方式 直接转换ADC 2. 电路结构 逐次逼近ADC包括n位逐次比较型A/D转换器如图1所示。它由控制逻辑电路、时序产生器、移位寄存器、D/A转换器及电压比较器组成。 图1 逐次比较型AD转换器框图 3. 工作原理 逐次逼近转换过程和用天平称物重非常相似。天平称重物过程是,...
特点:从原理分析容易看出,该种ADC是一位一位比较,则每个时钟周期只能比较一次,N位则需比较N次,因此注定该种ADC不能运转在较快速度,同时输入端Vi的带宽也不会太宽,毕竟转换速率在那里了,你Vi变化太快,人家还没转换完你就变化了,转换还有啥意义呢?另一方面可看出该种ADC电路结构简单,硅片面积和功耗比较小,便于实...
高集成度的设计使得这种ADC更像一块电压采集器,大大简化采样电路的设计,同时TI提供极具竞争力的价格,以便众多工业客户选用。其结构框图如下: 非同步型全集成ADC 同步型全集成ADC 这种全集成型的ADC大大简化了电路设计,同时优化了成本。针对于这一类全集成型ADC,TI提供多种型号,涵盖不同分辨率,不同通道,同步/非同步...
SAR型ADC原理简析 SAR原理框图: 组成:比较器、逐次比较寄存器、D/A转换器、数据寄存器、控制电路。 原理简析:首先逐次比较寄存器最高位置1,指示D/A转换器输出对应电压到比较器反相端与Vi比较,如果Vi大于该电压,则比较器输出为1,逐次比较寄存器采样到1保存最高位为1,反之为0。依次比较直到最后一位,届时所存数据并...
其功能框图如图3所示。其中还包含了对输入的采样保持部分,控制逻辑及逐次逼近所需的数字电路部分。 图3 注意图2中用于和猜测结果比较的基准,等效为图3中DAC的输出。其输出结果的准确程度和均匀程度会直接影响到SAR ADC整体的性能, 因此需要选择合适的DAC架构实现。
SAR ADC的实现 技术标签:嵌入式系统 逐次逼近式模拟数字转换器,SAR为英文successive approximation register的缩写,在每一次转换过程中,通过遍历所有的量化值并将其转化为模拟值,将输入信号与其逐一比较,最终得到要输出的数字信号。它的结构框图如下图所示: 要实现ADC,里面还必须带一个DAC. :) 整个过程有点像猜数字...
SAR ADC 的基本原理 一般来说,差分电容ADC是由一组二进制权重的电容对组成的,从而提高位电容之间的匹配性,同时也能减小寄生电容效应带来的影响。对于采用电容式DAC结构的SAR A/D转换器,DAC本身也同时集成了采样保持的功能。比较器在时钟信号的控制下比较差分电容DAC的模拟输出,并将比较结果传递到SAR逻辑控制。SAR根...
数据手册 4通道,4 MSPS,16位/14位/12位 双路同步采样SAR ADC AD7386/AD7387/AD7388 产品特性 16位,14位或12位双路同步采样SAR ADC 单端模拟输入 4通道,带2:1多路复用器 通道时序控制器模式 高达4 MSPS的高吞吐速率 SNR(典型值) 87.5 dB (AD7386),VREF = 3.3 V(外部) 84 dB (AD7387),VREF = ...