一种18位SARADC的设计实现 摘要: 本文对逐次逼近型模数转换器(SARADC)的结构进行了介绍,并对影响ADC性能的主要因素加以分析。设计了一种基于二进制加权电容阵列的数字校准算法,并运用比较器自动失调校准技术,实现了高性能SARADC的设计。仿真结果表明该设计在120ksps的采样率下精度可达18位。 关键词: 数据转换 SAR AD
在诸多不同结构的ADC中,逐次逼近型ADC(SAR ADC)具有中等精度、尺寸小、功耗低、成本低等优点,广泛应用在工业控制、消费电子、信号采集等场合。近年来,随着CMOS工艺特征尺寸的不断减小,SAR ADC的速度跟精度不断提高,功耗跟电源电压不断降低,如何从系统级设计角度减小各种非理想因素对SAR ADC性能的影响,优化SAR ADC的...
3位sar adc采用下图的电容阵列,电路如下图:所有电容的正端(也称为上极板)与比较器的同相端连接,比较器反相端接gnd,其工作过程进行大致分析见之前的文章《一种3位sar adc工作过程推导(二)》,下面对这个电路进行仿真验证。 两个参考电压\(V_{refP}\)和\(V_{refN}\),\(V_{-}=0\),假设\(\frac{5}{...
图3.SAR ADC模拟输入等效电路仿真原理图。 放大器和ADC之间的RC滤波器网络有多种用途。首先,滤波器网络减少进入ADC的宽带噪声量。其次,电容用作电荷储存器,吸收来自ADC内部采样电容的电荷反冲。在每个转换周期之后,放电的采样电容(45pF)重新连接到放大器电路。通过在ADC输入端放置一个大得多的储能电容,可以减少这些...
摘 要:本文介绍了一种数字后台校正方法,针对在小工艺尺寸下,电容匹配精度不高,从而影响ADC性能的问题,提出了一种适用于逐次逼近型模数转换器(SAR ADC)的数字后台校正方法。在MATLAB仿真环境中,给出了该方法的仿真结果。结果表明16位的SAR ADC在单位电容为3%的失配情况下,有效位数(ENOB)由12.1位提升至14.8位,无...
其组成的具体表达式在上文有提到。并且该电路以及sar逻辑都是由数字标准单元库全定制的。 本ADC的Fsmple为320MHz,因此需要的Vref需要带宽为几十GHz,使用上述结构可达到想要的结果。 图15为最终的版图结构,面积为33um X 35um。 图16-19没什么好说的,就是结果仿真图。
基于40_nm_CMOS工艺的高速SAR_ADC的设计_图1 SAR ADC的基本架构 Copyright©博看网. All Rights Reserved.
整体采样率500k:虽然未进行动态仿真,但根据设计和仿真结果,预计整体采样率可达到500k。 五、模块仿真结果 文档中还包含了各模块的单独仿真结果,如比较器模块、逐次逼近逻辑模块等。这些仿真结果有助于初学者深入理解SAR ADC的工作原理和设计方法。 六、结论 ...
一种噪声整形的SAR_ADC_设计