为提高可重构S-box面积利用效率，提出一种基于4R/1W存储结构的分层查找表（Hierarchy LUT），构建可重构S-box。所提出的4R/1W存储结构能减少存储单元的例化数量，提高存储密度。在40nm CMOS工艺下，实现基于Hierarchy LUT的可重构S-box，其面积利用效率得到改善，对比Table Lookup Unit （TLU）和Memory Sharing的可...
建立一个16×16的S-box,以往通常采用查找表的方式实现,占用大量硬件资源。因此,对S-box进行优化是实现高效AES的重要步骤。 在此首先通过在S-box和逆S-box中共用一个look-up列表,简化非线性单元的复杂度,然后通过选择合适的即约多项式,进行域GF(28)到GF(24)的同构映射,对S-box的算法进行优化,并采用组合逻辑电...
所述预先确定的数据作为输入值的函数而输出;用于从加密的S-box中检索数据的装置,所述检索通过执行地址修改函数来修改用于对所述S-box的查找操作的输入地址来实现,以及用于执行数据修改函数以便修改从所述S-box输出作为所述查找操作结果的数据的装置,所述地址修改函数以及数据修改...
一种实现AESS-box量子电路的方法专利信息由爱企查专利频道提供,一种实现AESS-box量子电路的方法说明:本发明涉及一种实现AES...专利查询请上爱企查
1.一种在实现密码算法的密码引擎中执行加密或者解密的方法,包括以下步骤: 通过执行地址修改函数以修改用于对一个加密的S-box的查找操作的输入地址,并且通过执行数据修改函数以便修改从所述S-box输出的作为所述查找操作结果的数据,来从所述加密的S-box中检索数据,所述地址修改函数以及数据修改函数被选择来补偿S-box的...
实现RC4算法中S-BOX初始化的方法和装置专利信息由爱企查专利频道提供,实现RC4算法中S-BOX初始化的方法和装置说明:本发明提供一种在通信硬件中,高效实现RC4算法的S-BOX初始化的方法和装置。目前在数据通信中...专利查询请上爱企查
由于AES算法的硬件实现较为复杂,在此提出一种优化算法中S-box和列混合单元的方法.其中S-box通过组合和有限域映射的方法进行优化,列混合单元使用算式重组的方法进行优化.这些优化设计通过组合逻辑实现,经过仿真并在Xilinx Spartan 3系列FPGA上进行综合验证,可以将结构简化,使AES电路面积得到优化,明显节约硬件资源.关键词...
于AES算法的硬件实现较为复杂，在此提出一种优化算法中S—box和列混合单元的方法。其中S—box通 过...
基于GF(24)域映射的方法,采用定制方式完成了AES加密算法中关键部件S-Box的设计与实现.设计上基于中芯国际(SMIC)的0.18μm 1P6M设计工艺,经过电路设计与验证,电路仿真,版图设计与验证,版图后仿真得到最终物理版图实现.经过与基于自动综合和布局布线得到的设计的时延和面积的比较,证明该设计是有效的.关键词: AES;S...