由于RISC-V 是一个开放的 ISA,因此合规性测试 (compliance tests) 对于确认基本操作是否符合规范至关重要。虽然这是对软件社区和工具/操作系统生态系统有利的关键要求,但合规性与验证不同。合规性要求是基本结构和一些基本行为在允许的规范特征的范围内;它没有详尽地测试处理器的所有功能方面——它确认 RTL 实现...
riscv-tests是一种指令集自测试集,能够自我检测指令集运行成功还是失败的测试程序。这些程序基本由汇编语言编写。 内包含banchmark、isa、programs测试。 github链接:https://github.com/riscv/riscv-tests 1. benchmark测试 benchmark内包含一些业内公认C代码测试集 2. ISA测试 在riscv-tests/isa... ...
下载riscv-test套件:可以从RISC-V官方网站(https://github.com/riscv/riscv-tests)上下载最新版本的riscv-test套件。 安装RISC-V工具链:riscv-test套件需要使用RISC-V工具链来编译和运行测试程序。可以从RISC-V官方网站(https://github.com/riscv/riscv-gnu-toolchain)上下载并安装最新版本的RISC-V工具链。
riscv-tests是一个用于测试RISC-V处理器的开源工具集。它包含了一系列测试程序,用于验证RISC-V处理器在不同情况下的正确性和性能。 riscv-tests提供了多种类型的测试,包括指令级测试、功能级测试和系统级测试。指令级测试主要涵盖了RISC-V指令集的各个指令,以确保处理器能够正确解码和执行每条指令。功能级测试则...
Makefile的内容就介绍到这里,下面以tinyriscv项目里的tests/example/simple例程来具体分析。 tests/example/simple/Makefile文件内容如下: RISCV_ARCH:= rv32imRISCV_ABI:= ilp32RISCV_MCMODEL:= medlowTARGET=simpleCFLAGS+= -DSIMULATION#CFLAGS += -O2#ASM_SRCS +=#LDFLAGS +=#INCLUDES += -I.C_SRCS...
Graphical Tests(图形)测试: 提供了2D和3D图形测试;目前,特别是3D套件非常有限,只包含 "ubgears" 程序。这些测试旨在提供对系统的2D和3D图形性能的大致了解。当然,报告的性能不仅取决于硬件,还取决于系统是否有适当的驱动程序。 测试 执行命令测试: ubuntu@perfxlab:/public/benchmark/byte-unixbench_v5.1.3/UnixBench...
python compliance_test.py ..\..\tests\riscv-compliance\build_generated\rv32i\I-ADD-01.elf.bin inst.data 如果运行成功的话就可以看到"PASS"的打印。其他指令使用方法类似。 4.3运行C语言程序 C语言程序例程位于tests\example目录里。 下面以simple程序为例进行说明。
在实际应用中,可以选择现有的RISC-V测试框架,如riscv-tests和riscv-compliance,或者使用仿真平台(如Verilator或QEMU)进行测试。 1.使用测试框架:测试框架提供了一系列标准化的测试用例,用于验证处理器是否正确执行RISC-V指令。测试框架通常包括功能测试、性能测试和冒烟测试等类型的测试用例,可以根据需要选择相应的测试...
此篇为《蜂鸟FPGA开发板全知道篇2:快速上手介绍(上)》,请持续关注,后续将会持续更新。 目录 1 运行Verilog仿真测试 1.1 E203开源项目的代码层次结构 1.2 E203开源项目的测试用例(Self-Check TestCase) 1.2.1 riscv-tests自测试用例 1.2.2 编译ISA自测试用例 1.3 E203开源项目的测试平台(TestBench) 1.4 在Verilo...