RISC-V International宣布了 2022 年的第一个规范批准。其中包括 RISC-V E-Trace、RISC-V SBI、RISC-V UEFI 规范和 RISC-V Zmmul 仅乘法扩展。同时，RISC-V计算的创始人SiFive公司发布了其SiFive Intelligence X280处理器的新版本。 表 1.这里总结了新批准的四个规范，以及负责每个规范的 RISC-V 任务组。所...
例如addi a0, a1 1这一串字符,包含了助记符addi和3个操作数:a0、a1和1。 汇编指令:汇编指令是用来协调编译过程的一系列命令。它们可以被汇编器解释,例如.word 10可以指示编译器在程序中生成一个32位值(10)。这类指令通常以‘.’前缀加名称组成。 如前所述,注释不影响代码生成。通常由预处理器来移除所有注释...
event_idx.type 为 2 表示硬件原始事件,event_idx.code 应该为0. 在32 位宽的 mhpmeventX CSRs RISC-V 平台上,event_data 配置参数也应该是 32 位宽,直接编写到 mhpmeventX CSR 寄存器中。 在64 位宽的 mhpmeventX CSRs RISC-V 平台上,event_data 配置参数也应该是 48 位宽,写到 mhpmeventX CSRs 低...
这些数据类型在内存中都会按对齐的形式存储。 2. 扩展RISC-V调用规范 按照RISC-V的函数调用规范,调用函数时一般将参数传入寄存器中。a0至a7是整数寄存器,fa0至fa7是浮点数寄存器。 如果参数是以struct的形式传入函数的,参数寄存器会存储前结构体的前八个指针字。前八个参数中的浮点数会被存储到浮点数寄存器中,其他...
10月10日，观察者网获得一份RISC-V国际基金会CEO卡利斯塔·雷德蒙德（Calista Redmond）的署名文章。文章指出，作为计算领域的开放标准，RISC-V凝结了来自全球社区众多贡献者的智慧，在全球的应用面和影响力正在持续急速增长。作为全球标准，RISC-V不受任何单一企业或国家的控制。“RISC-V规范的演进除了基于可公开访问...
作为冲击x86/ARM的第三大CPU架构RISC-V，其正在得到更多厂商的追捧，所以更好的去完善它是非常有必要的。RISC-V国际组织宣布了2022年的首批四项规格和扩展的批准--RISC-V高效跟踪（E-Trace）、RISC-V主管二进制接口（SBI）、RISC-V统一可扩展固件接口（UEFI）规格，以及RISC-V Zmmul纯乘法扩展。"这些新规范加速...
基于RISC-V指令集规范，既可以由开源社区来开发开源免费版的处理器实现（如Berkeley开发的Rocket核等），也可以有商业公司开发收费授权版的处理器实现（如国内平头哥玄铁910、芯来N200核与优矽渭河WH-32核等）。（详见第三节）一、关于近期一篇网络文章的分析 近日，网上近日，网络上出现一篇文章《RISC-V董事长摊牌了...
RISC-V Zmmul纯乘法扩展，支持需要乘法运算但不需要除法的低成本实现，并且是RISC-V非特权规范的一部分...
协调开源指令集架构 (ISA) 开发的 RISC-V International 正在努力制定各项标准性规范，尽可能地减少该架构的碎片化问题。上周，该组织在其邮件列表上分享了一项调查，以收集社区的反馈， “帮助识别 ISA 差距，制定未来的扩展计划，并保持 RISC-V 应用程序之间的兼容性。” RISC-V International 首席技术官 Mark ...
需要明确，RISC-V并不是一种处理器或芯片（Implementation），而是指令集规范（Specification）。所谓指令集，是存储在处理器（芯片）内部指导它如何进行运算的一系列规范语言。它是软件和硬件之间的接口，向下定义任何软件程序员需要了解的硬件信息，向上指导应用系统的运转，可以说指令集架构决定了一个处理器的“灵魂”，...