risc内核超标量处理器指令架构验证 电子科技大学UNIVERSITYOFELECTRONICSCIENCEANDTECHNOLOGYOFCHINA硕士学位论文 MASTERTHESIS论文题目基于RISC-V指令架构的超标量处理器内核设计与验证学科专业电子科学与技术学 号202021020818作者姓名**志指导教师王忆文 教 授学 院集成电路科学与工程学院分类号密级公开UDC注1学位论文基于RISC-...
计算机组成原理: 复习并深入理解计算机组成原理中的超标量架构、指令流水线、乱序执行和指令发射等概念。R...
乱七八糟的系统寄存器+中断/异常处理：1周，目标是能实现异常处理。理论上这时候就可以在裸机上加载一些...
@ljw666以前本科就做过一个乱序CPU；现在组里一位成员的本科毕设做了一个乱序 + 解耦前端的CPU，可以...
界定一下具体实现的内容。基本data-path + 简单I/D cache应该能做出来，代码和需要的具体技术细节比如...
先看risc isa，再看hennesey & patterson的那本书，了解一下基本架构，然后再看看dynamic branch ...
ppa的权衡还是比较困难的。建议先把一生一芯的32位顺序单发SoC设计一下，然后看超标量处理器设计。
玄铁920的手册可以看看
想一两个不同的实现方式。把文献包括在参考文献列表。https://ry4nzhu.github.io/project/proc_branch...