人工智能对性能和功耗的极致要求，使面向特定问题或特定领域的定制化芯片成为计算产业的普遍诉求。9月10日，中国工程院院士倪光南在2024奕斯伟计算开发者伙伴大会作致辞时表示，RISC-V为硬件定制化提供了一条新路径。自2010年在加州大学伯克利分校诞生，RISC-V以开放、简洁、模块化、易扩展和低功耗的综合优势引起全球关注...
例如,开发新的人工智能指令集扩展,可以使 RISC - V 架构更好地适应人工智能领域的硬件定制化需求。 硬件设计方法创新 新的硬件设计方法,如片上系统(SoC)设计、异构计算等,可以与 RISC - V 架构相结合,为硬件定制化提供更多的解决方案。例如,通过在 SoC 中集成多个不同功能的 RISC - V 核心,可以构建出高度定制...
中国工程院院士倪光南在多次重要会议上指出,RISC-V与Chiplet技术的融合将极大地促进DSA(面向特定领域)计算架构的创新,并有望引领我们进入一个“需求定义硬件”的新时代。 RISC-V的崛起与优势 RISC-V,全称为第五代精简指令集,自2010年由图灵奖得主大卫·帕特森教授团队研发并对外开源以来,便凭借其开放、高效、灵活、...
它就是RISC-V对现在炙手可热的AI的解决方案：AI指令扩展集：RVV（RISC-V Vector）和玄铁Matrix。
嘉楠科技K210 是一个AIOT SoC 芯片，K210 包含 RISC-V 64 位双核 CPU，采用双RV64 GC Core，MAFD ISA 指令标准扩展。K210 包含KPU 通用神经网络处理器，内置卷积可以对人脸或物体进行实时检测，K210 的FFT 加速器是用硬件的方式来实现7 。NXP RV32M1 集成了4个核: RISC-V RI5CY 核, RISC-V ZERO-...
本文介绍了一种基于西部数据的开源RISC-V处理器SweRV EH1的安全片上系统。遵循硬件比较器概念。SSoC在Xilinx FPGA系统上实现,并使用Xilinx IP库和Cobham Gaisler的标准外设进行扩展,因此整个系统除了GPIO和UART之外还具有以太网接口。目标是基于免费提供的RISC-V指令集创建一种从输入到输出的硬件容错率接近1的完整冗余方...
金融界 2024 年 12 月 18 日消息，国家知识产权局信息显示，成都群芯微电子科技有限公司申请一项名为“RISC-V 矢量 store 硬件资源释放方法及装置”的专利，公开号 CN 119127485 A，申请日期为 2024 年 8 月 。专利摘要显示，本说明书 涉及计算机技术领域， 具体地公开了一种 RISC‑V 矢量 store 硬件 资源...
麒麟开放基金会(openKylin)近日宣布,他们已经成功地支持了多款RISC-V架构的硬件平台。然而,由于不同RISC-V厂商硬件接口定义不统一,导致各RISC-V平台的img镜像分区格式及内容不一致,因此无法制作出统一的img镜像。 为了解决RISC-V镜像碎片化问题,openKylin社区的RISC-V SIG团队开发了RISC-V统一镜像烧录工具。用户可以通...
这正是 RISC-V 的切入点：提供一个非常强大且开放的 CPU 指令集架构，通过开放的组件(软件和硬件)驱动整个堆栈。RISC-V最初来自学术界，更确切地说是来自加州大学伯克利分校，这一点也不奇怪。这是与开源软件根的另一个相似之处。时机是关键 让我们现实一点：新的开放 ISA 并不是实现开放硬件革命所需的唯一条件...
谷歌安卓工程总监Lars Bergstrom在会上表示，他见过的第一个让安卓系统真正在RISC-V硬件上跑通的工作来自平头哥，亚太地区的贡献有力推动了开源项目的发展。此前谈到应用生态，倪光南指出，RISC-V不仅可以在工业控制、物联网、智能家居等对算力要求不高的领域得到推广，现在也正在向对算力有更高需求的桌面应用、边缘...