Add a description, image, and links to the openocd-riscv topic page so that developers can more easily learn about it. Curate this topic Add this topic to your repo To associate your repository with the openocd-riscv topic, visit your repo's landing page and select "manage topics....
Fork of OpenOCD that has RISC-V support. Contribute to RISCV-Tools/riscv-openocd development by creating an account on GitHub.
Open On-Chip Debugger > 常用操作命令, 引用 [1]https://openocd.org/ [2]https://gitee.com/mirrors/openocd [3]https://github.com/riscv-software-src/riscv-isa-sim/tree/master [4]http://c.biancheng.net/view/8189.html
直接在新打开的命令行窗口中输入特定的命令,如: riscv32-xxx-elf-gdb即可. 然后使用target remote :3333就可以建立好GDB和OpenOCD的socket通信了. 通过riscv-xxx-elf-gdb调试不停的发送
Fork of OpenOCD that has RISC-V microcontroller support 2 6 5 组织介绍 组织介绍 RISC-V MCU 社区开源项目维护仓库镜像, 一天四次同步 https://github.com/riscv-mcu 容易因为仓库过大屏蔽的仓库有: https://gitee.com/riscv-mcu/llvm-project https://gitee.com/nuclei-software/linux github clone...
HI3861使用 五线JTAG+DTM 或 两线SWD+CoreSight 形式进行OpenOCD Debug 基于https://github.com/riscv/riscv-openocd/releases/tag/v2018.12.0 进行适配RISCV-CoreSight 目录讲解 bin/ 存放openocd.exe+依赖的dll bin_dir/ 存放需要烧写的HI3861的bin,包括SWD/JTAG,示例 ...
支持JTAG,可以通过openocd读写内存(在线更新程序); 支持中断; 支持总线; 支持FreeRTOS; 支持通过串口更新程序; 容易移植到任何FPGA平台(如果资源足够的话); 项目中的各目录说明: rtl:该目录包含tinyriscv的所有verilog源码; sim:该目录包含仿真批处理bat文件和脚本; ...
找到如下路径的openocd文件。 将Flash全部注释掉,具体修改如下: adapter_khz1000interfaceftdiftdi_vid_pid0x04030x6010ftdi_oscan1_mode off transport select jtag ftdi_layout_init0x00080x001bftdi_layout_signal nSRST-oe0x0020-data0x0020ftdi_layout_signalTCK-data0x0001ftdi_layout_signalTDI-data0x0002ftdi_...
VexRiscv有个官方的SoC:Briey,使用AXI接口。和Rocket Chip一样,支持Verilator+OpenOCD+GDB仿真。和Rocketchip一样都是使用scala解释器sbt工具. 关于Spinal,可以查看《从Verilog到SpinalHDL》。 ❝https://github.com/SpinalHDL/VexRiscv 以上几个小项目都适合了解和入门RISC-V,简易是最大的特点,最主要的是都可以在...
支持JTAG,可以通过openocd读写内存(在线更新程序); 支持中断; 支持总线; 支持FreeRTOS; 支持通过串口更新程序; 容易移植到任何FPGA平台(如果资源足够的话); 项目中的各目录说明: rtl:该目录包含tinyriscv的所有verilog源码; sim:该目录包含仿真批处理bat文件和脚本; ...