我们提供的技术涵盖高性能CPU、嵌入式小型MCU处理器、多核多集群技术、向量处理、CPU与IO虚拟化以及功能安全方面的ASIL-B与ASIL-D等级别。此外，我们还支持Cybersecurity技术能力。在嵌入式领域，我们自2015年公司成立以来便持续深耕，至今已推出第四代产品。我们始终致力于全系列产品的研发，而非仅限于高端市场。2024...
IO Hypervisor Guest 地址转换和保护(iohgatp) 图16.IO Hypervisor Guest地址转换和保护(iohgatp)字段 iohgatp 字段保存 root 第二阶段页表的 PPN 和由 Guest 软件上下文 ID(GSCID)标识的虚拟机,以便于在每个虚拟机基础上进行地址转换。如果多个设备与虚拟机相关联,并具有共同的第二阶段页表,则 Hypervisor 应在...
RISC-V IO虚拟化实现方案在搭载进迭时空自研高性能RISC-V CPU核X100和自研IOMMU的服务器CPU原型平台上，适配接入移动云磐石DPU和移动云BC-Linux操作系统，成功实现磐石DPU点亮和虚拟设备的创建，这是全球第一个RISC-V完整虚拟化的应用案例。进迭时空的服务器级CPU核X100实现的RVH虚拟化标准和AIA先进中断架构扩展，可提...
软件可使用 IOFENCE.C 命令来确保之前从 CQ 获取的所有命令都已完成并提交。IOFENCE.C 命令中的 PR 和/或 PW 位可设置为 1,以请求将 IOMMU 已处理过的所有先前读取和/或写入请求作为 IOFENCE.C 命令 的一部分提交到全局排序点。 6.3.1. 更改设备目录表表项(Changing device directory table entry) 如果软...
全志T113-i的RISC-V核心可用于“系统快速启动”、“视频实时采集”、“界面实时显示”、“数据实时处理”、“IO实时控制”等应用。 图2 RISC-V核心支持外设 全志T113-i中的RISC-V核心支持多种外设,如UART、DMA、TWI、Timer、CSI、GPIO、PWM、USB、GMAC、RTC等。
B型分支指令和J型跳转指令的地址需要左移1位(相当于乘以2),以获得更大的跳转范围。意味着:B型分支指令和J型跳转指令实际上只能跳转到偶数地址。 下面分别进行讲解: 1 RISC-V指令格式 1.1 R-type R-type是最常用的指令类型,表示寄存器-寄存器操作,指令的操作由7bit的opcode、3位的func3、7位的func7 共同决定...
Ibex使用类TLUL的自定义接口,官方的SoC是PULP。Google的OpenTitan项目也是基于Ibex。相关的设计学习资料算是相当多了。 ❝https://github.com/lowRISC/ibex ❝文档:https://ibex-core.readthedocs.io/en/latest/introduction.html
•支持对接 IOPMP,支持进行 PMA 检查 •支持页表 Svpbmt, Svnapot 扩展 •访问设备/进程表和页表,队列等接口支持一致性访问 进迭时空 IOMMU 研发过程中深度参与社区的讨论,帮助完善了社区的 IOMMU 规范制定,其中部分发现的问题经过与社区的讨论已经得到社区确认,修正了社区 Spec 以及参考模型中的部分实现问题。
上面提到的Veyron V1就采用了类似AMD EPYC处理器那样的Chiplet设计，允许客户从Vnetana购买CPU、IO模块，然后跟自己的加速器IP进行集成，最后成为一个完整的芯片，降低工程成本并缩短上市时间。与之相比，Ventana选择了开放且可扩展的RISC-V指令集，消除了许可障碍并促进了开放式创新。然而，基于Chiplet的设计民主化需要...
乐鑫科技表示,物联网产品ESP32-P4由高性能双核RISC-V处理器驱动,拥有AI指令扩展、先进的内存子系统,并集成高速外设,充分满足下一代嵌入式应用对人机界面支持、边缘计算能力和IO连接特性等方面提出的更高需求。 润和软件率先完成了包括ARM、LoongArch、RISC-V三大主流架构14款芯片的适配,对丰富OpenHarmony芯片生态起到引...