该款芯片采用AISTARTEK CIM based NPU,能效比7.8Tops/W@INT8,稀疏优化能效比达到24Tops/W@INT8。存内计算AI单核算力达到300Gops以上,可以通过集成多核(Multi-core)进一步提升算力,优化芯片设计使芯片能以较低功耗满足音频及图像视频的AI应用需求。 该款芯片支持市面上的主流算法、算子,并且可以灵活支持软件定制算子...
该款芯片采用AISTARTEK CIM based NPU,能效比7.8Tops/W@INT8,稀疏优化能效比达到24Tops/W@INT8。存内计算AI单核算力达到300Gops以上,可以通过集成多核(Multi-core)进一步提升算力,优化芯片设计使芯片能以较低功耗满足音频及图像视频的AI应用需求。 该款芯片支持市面上的主流算法、算子,并且可以灵活支持软件定制算子...
NA900 Core NMI ECLIC Timer WFI/WFE FPU DSP 900 uCore MUL/DIV ICache DCache PMP ILM DLM AHB-Lite AXI 高性能高实时性 RV32IMACFDPB 9级变长流水双发射设计 支持I/DCache PMP安全机制 AXI系统总线接口 RISC-V调试标准 四线JTAG两线cJTAG 高实时性中断机制 成熟...
interrupts---使用diplomacy实现的中断逻辑。 jtag---这个RTL包提供了生成JTAG总线接口的定义。 rocket---该RTL包生成Rocket的 in-order 流水线内核、L1指令和数据缓存、FPU、RoCC协处理器等。 scie---用于在core流水线里面添加自定义指令的接口。 subsystem---公共总线架构的实现,包含master和slave接口。它包含了一...
支持JTAG,可以通过openocd读写内存(在线更新程序); 支持中断; 支持总线; 支持FreeRTOS; 支持通过串口更新程序; 容易移植到任何FPGA平台(如果资源足够的话); 整体架构 RIDECORE (RISc-v Dynamic Execution CORE) 是一个用 Verilog HDL 编写的乱序 RISC-V 处理器。
rocket-chip generator电路构筑代码的目录结构:amba amba: 协议的实现代码,包括AXI4,AHB-lite,APB config: 提供能配置Generator的Scala的接口 coreplex: 包含Rocket核、系统总线、coherence agents、debug设备、中断处理、面向外部的外设、时钟同步处理和TileLink到外设总线转换 ...
支持32Bits的AHB-Lite/ICB系统总线 可配置除法器 支持机器模式 可配置中断控制器 支持标准的四线JTAG和两线JTAG调试接口,以及Linux/Windows调试工具 支持RISC-V标准的编译工具链,以及Linux/Windows的 图形化集成开发环境(IDE) 100系列性能及可配置性 芯来处理器IP型号N100 ...
四线JTAG两线cJTAG 高实时性中断机制 成熟的开发调试环境 900-SMP是900系列处理器的多核配置版本, 支持SMP(Symmetrical MultiProcessing)多核模式 Cluster Interrupt Module ECLIC/ PLIC Cluster Debug Module JTAG/ cJTAG core 0 DSP/FPU/VPU ICache w/ECC DCache w/ECC Core Machine/Supervisor/User...
支持32Bits的AHB-Lite/ICB系统总线 可配置除法器 支持机器模式 可配置中断控制器 支持标准的四线JTAG和两线JTAG调试接口,以及Linux/Windows调试工具 支持RISC-V标准的编译工具链,以及Linux/Windows的 图形化集成开发环境(IDE) 100系列性能及可配置性 芯来处理器IP型号N100 ...
支持64位AXI系统总线接口,AHB-Lite私有外设接口,ILM/DLM接口和从接口 支持可扩展自定义指令 可配置L2 Cache 可配置指令缓存(ICache)和数据缓存(DCache) 可配置MMU 可配置TEE可信执行环境 可配置单双精度浮点和DSP单元 主频可达到1.5GHz@TSMC28HPC+ Dhrystone(Ground Rule)标准跑分接近3.0DMIPS/MHz ...