4.3 蜂鸟E200型号系列 57 4.4 蜂鸟E200性能指标 58 4.5 蜂鸟E200配套SoC 59 4.6 蜂鸟E200配置选项 60 第二部分 手把手教你使用Verilog设计CPU 第5章 先见森林,后观树木——蜂鸟E200设计总览和顶层介绍 65 5.1 处理器硬件设计概述 66 5.2 蜂鸟E200处理器核设计哲学 67 5.3 蜂鸟E200处理器核RTL代码风格介绍 68 ...
第一部分是CPU与RISC-V的综述,帮助初学者对CPU和RISC-V快速地建立起认识。第二部分讲解如何使用Verilog设计CPU,使读者掌握处理器核的设计精髓。第三部分主要介绍蜂鸟E203配套的SoC和软件平台,使读者实现蜂鸟E203 RISC-V处理器在FPGA原型平台上的运行。第四部分是附录,介绍了RISC-V指令集架构,辅以作者加入的背景知识...
第一部分是CPU与RISC-V的综述,帮助初学者对CPU和RISC-V快速地建立起认识。第二部分讲解如何使用Verilog设计CPU,使读者掌握处理器核的设计精髓。第三部分主要介绍蜂鸟E203配套的SoC和软件平台,使读者实现蜂鸟E203 RISC-V处理器在FPGA原型平台上的运行。第四部分是附录,介绍了RISC-V指令集架构,辅以作者加入的背景知识...
第一部分是CPU与RISC-V的综述,帮助初学者对CPU和RISC-V快速地建立起认识。第二部分讲解如何使用Verilog设计CPU,使读者掌握处理器核的设计精髓。第三部分主要介绍蜂鸟E203配套的SoC和软件平台,使读者实现蜂鸟E203 RISC-V处理器在FPGA原型平台上的运行。第四部分是附录,介绍了RISC-V指令集架构,辅以作者加入的背景知识...
第二部分讲解如何使用Verilog设计CPU,使读者掌握处理器核的设计精髓。第三部分主要介绍蜂鸟E203配套的SoC和软件平台,使读者实现蜂鸟E203 RISC-V处理器在FPGA原型平台上的运行。第四部分是附录,介绍了RISC-V指令集架构,辅以作者加入的背景知识解读和注解,以便于读者理解。
This repository hosts the project for open-source Hummingbirdv2 E203 RISC-V processor Core and SoC, it's developped and opensourced by Nuclei System Technology, the leading RISC-V IP and Solution company based on China Mainland. This's an upgraded version of the project Hummingbird E203 mainta...
该项目完全使用成熟的Verilog HDL写成,RTL编码风格和质量符合工业标准,配套文档完整且通俗易懂,对于想了解RISC-V处理器设计技术人员,以及想了解真正工业级处理器设计风格的工程师和爱好者而言,该项目成为他们的一扇窗口。所以,蜂鸟E203项目一经发布便受到了广泛关注。目前该项目在Github上被Star了627次,Fork了258次,在...
第一部分是CPU与RISC-V的综述,帮助初学者对CPU和RISC-V快速地建立起认识。第二部分讲解如何使用Verilog设计CPU,使读者掌握处理器核的设计精髓。第三部分主要介绍蜂鸟E203配套的SoC和软件平台,使读者实现蜂鸟E203 RISC-V处理器在FPGA原型平台上的运行。第四部分是附录,介绍了RISC-V指令集架构,辅以作者加入的背景知识...
4.3 蜂鸟E200型号系列 57 4.4 蜂鸟E200性能指标 58 4.5 蜂鸟E200配套SoC 59 4.6 蜂鸟E200配置选项 60 第二部分 手把手教你使用Verilog设计CPU 第5章 先见森林,后观树木——蜂鸟E200设计总览和顶层介绍 65 5.1 处理器硬件设计概述 66 5.2 蜂鸟E200处理器核设计哲学 67 5.3 蜂鸟E200处理器核RTL代码风格介绍 68 ...
5.3节,蜂鸟E200处理器核RTL代码风格介绍,其中的5.3.2节讲到,推荐使用assign语法替代if-else和case语法,并且给出了明确的理由,即:if-else和case不能传播不定态,且会产生优先级的选择电路而非并行选择电路,从而不利于时序和面积。这里讲的非常有道理,本人虽然从事RTL设计多年,但并没有注意到这一点,看来今后要把这...