首先可以使用RTL8211这种以太网PHY芯片,该只需要把TXDLY和RXDLY引脚上拉就可以对RX_CLK和TX_CLK延迟2ns后作为数据采集的时钟,比较方便。但是88E1518这类PHY芯片没有相关引脚,也就不能用这个方法,那么就只有使用锁相环将时钟相移90°来实现2ns的延时,这个实际的延时可能会大一点。 注意TX_CTL信号,该信号将TX_EN...
.CNTVALUEOUT ( o_idelay_cnt_value_out[n] ), // 9-bit output: Counter value output .DATAOUT ( gmii_rxd_dly[n] ), // 1-bit output: Delayed data output .CASC_IN ( 1'b0 ), // 1-bit input: Cascade delay input from slave ODELAY CASCADE_OUT .CASC_RETURN ( 1'b0 ), // 1-...
AX88178_RTL82X1CL_RGMII_REFEREN-5
AX88178_RTL8251CN_RGMII
AX88180_RTL8251CN_RGMII_REFERENCE_SCHEMATIC_V100-5