对于发送通道,TXC 上升沿传输 TXD[3:0] 和 TXEN;TXC 下降沿传输 TXD[7:4] 和 TXERR(即 TX_EN xor TX_ER)。 对于接收通道,RXC 上升沿传输 RXD[3:0] 和 RX_DV;RXC 下降沿传输 RXD[7:4] 和 RXERR(即 RX_DV xor RX_ER)。 2 时序规范 RGMII 接口时序在时钟和数据边沿对齐的条件下进行规范。...
圖3 RGMII的RXC/RXD延遲 RGMII時鐘延遲的控制 如前文所說, 時鐘Delay的來源是發送端, PCB走線以及接收端. 因此我們可以從Aurix端, 或者接收端來控制. 對於接收端如果是MAC, 需要查看該MAC是否支持Delay的設置, 對於PHY, 一般也是通過MDC/MDIO來設置。 Aurix端有相應的寄存器實現RGMII的Delay控制. 涉及到的寄存器...
如前文所说, 时钟Delay的来源是发送端, PCB走线以及接收端. 因此我们可以从Aurix端, 或者接收端来控制. 对于接收端如果是MAC, 需要查看该MAC是否支持Delay的设置, 对于PHY, 一般也是通过MDC/MDIO来设置. Aurix端有相应的寄存器实现RGMII的Delay控制. 涉及到的寄存器为SKEWCTL寄存器. 对于TXC和RXC的Delay, 可通过...
delay_rgmii_rxd}}] 另外,约束每组 RGMII 接收接口的 IDELAYE2 的延时 tap 数,经尝试最佳 tap 为 14。如下所示。 代码语言:javascript 代码运行次数:0 运行 AI代码解释 1.set_property IDELAY_VALUE 14 [get_cells rgmii_receive_module1/delay_rgmii_rx_ctl] 2.set_property IDELAY_VALUE 14 [get_...
即要满足时钟信号 TXC 的边沿对准数据信号 TXD[3:0]和控制信号 TX_CTL 有效窗口中心附近的位置,也就是说 TXC 比其他信号存在 2ns( 90°相位)(2ns来源:当 RGMII 接口工作于 1000M 速率时, TXC 和RXC 时钟信号都为 125MHz,那么单个接口的数据率便等同于 250Mbps,单个信号的有效数据窗最大为 4ns。)左右...
然后再微调主控这边的delay。遍历取一个中间最优值。 2.能发短包,不能发长包 确认时钟频率是否正确。比如时钟频率大于或小于125MHz,在发长包时bit累计偏差会导致后面的bit错位。 五.总结 RGMII的调试比较简单,重点是关注TXC和RXC的delay调整,以及信号的确认。
通过VIO和MDIO读取相应寄存器的值,如图10所示,读取到的值为1076,换算成2进值为0000_0100_0011_0100,对应的工作模式为图8所示的Transmit clock internally delayed,即 add delay模式,不需要对时钟进行2ns的偏移。 图9 寄存器的地址 图10 读取的寄存器数值 ...
.CASC_RETURN ( 1'b0 ), // 1-bit input: Cascade delay returning from slave ODELAY DATAOUT .CE ( 1'd0 ), // 1-bit input: Active-High enable increment/decrement input .CLK ( i_rgmii_rxc ), // 1-bit input: Clock input .CNTVALUEIN ( idelay_cnt_value_in ), // 9-bit input:...
{rgmii_rxc}] // 设置接收端输入延时 set_input_delay -clock rgmii_rxc -max 0.5 [get_ports {PAD_RGMII_RX_CTL PAD_RGMII_RXD[*]}] set_input_delay -clock rgmii_rxc -min -0.5 [get_ports {PAD_RGMII_RX_CTL PAD_RGMII_RXD[*]}] set_input_delay -clock rgmii_rxc -max 0.5 [get_ports ...
4种时钟工作模式下的信号时序图如图6、图7所示,结合上板现象,推测当前的工作模式为add delay模式,即Register21_2.4=1。 图6 RGMII发送时序 图7 RGMII接收时序 图8 寄存器的时钟模式配置 由上面图6、图7和图8可以看出,跟前面RTL8211E PHY芯片不同的是,MARVELL的88e1512 PHY芯片可以配置PHY与FPGA的RGMII接口时钟...