RFSOC MTS 支持多输入多输出技术。具备高效的缓存管理机制。原理中融入了先进的加密技术保障数据安全。可以适应复杂的无线环境。RFSOC MTS 能够实现无缝的系统升级。包含优化的数字滤波算法。支持自动增益控制功能。 其原理考虑了系统的可扩展性。 RFSOC MTS 可以实现高效的频谱感知和利用。
intstatus_adc;// 声明 ADC MTS 配置结构XRFdc_MultiConverter_Sync_ConfigADC_Sync_Config;// 初始化 ADC MTS 设置XRFdc_MultiConverter_Init(&ADC_Sync_Config,0,0,0);// 需要被同步的 tile 对应的 bit 掩码:ADC tiles 0 and 1ADC_Sync_Config.Tiles=0x3;// 如果不确定就设置为 -1ADC_Sync_Config....
进行多片同步(MTS)前需理解延时对齐与确定性的重要性。RFSoC设计的灵活时钟与数据字数配置，结合独立跨时钟域FIFO，可能造成不同模块之间的延迟不确定性，MTS能测量并补偿这一延迟。MTS通过测量FIFO传播延迟，利用计数器机制来补偿延迟。首先，通过FIFO发送analog_sysref上升沿至PL，检测到后计数器停止。PL_...
您应该每次通过实时端口或 RFdc API 设置所需的 DSA 值。 多图块同步 (MTS) 仅对 RX 模式有效,在 Obs 模式下不支持。MTS 保持其状态,不会在 RX/Obs 模式切换时受到影响。 两个PL 时钟(AXIS_aclk、AXIS_obs_aclk)可用于不同的数据速率。下图说明了 TDD RX/Obs 共享模式。 比特流重配置 当有一个或多...
MTS 的下一步是有效提取 PL 用户 SYSREF 和 Tile SYSREF,将 Tile 间这两者各自的飞行时间进行比较。 由于这两者在器件球形封装处对齐,因此可安全捕获,并同时到达 FIFO 的某一端。因此,“飞行时间”或 Tile 间相对时延的任意不匹配的唯一可能来源就是 FIFO。在此情况下,我们使用 IP 将所谓的标记位插入 FIFO。
但是,与所有双时钟 FIFO 一样,延迟可能会在一个 tile 和另一个 tile 之间变化。 虽然 tile 中的所有通道都具有相同的延迟,但某些应用可能需要使用多个 RF-ADC tile,并且需要在所有 RF-ADC 通道中匹配延迟。 这些应用程序可以使用多块同步 (MTS) 功能来实现这种块间同步。
是需要在板级设计之初,就要考虑到时钟方案,这个对于单板同步的性能和多板同步要求是至关重要的,包括多板之间同步信号的传输,本模块也已经进行考虑.,包括越来越多的场景对于多板之间的通道间同步要求精度越来越高,通货搭配前端校准网络模块配合XILINX本身提供的思路MTS进行初校准,往常单板同步进度可以到1/n周期固定差,...
二级回路的参考输入为板上的160MHz VCXO,可输出低相噪的时钟、同步信号。其中DAC_REFCLK和ADC_REFCLK可作为ADC/DAC低频参考时钟输入;PL_CLK,AMS_SYSREF和PL_SYSREF均用作MTS(Multi-Tile Synchronization)应用,我们将在未来博客中详细描述MTS相关应用; 第二级LMX2594接收第一级输出时钟,将其倍频到采样频率,直接输出到...
二级回路的参考输入为板上的160MHz VCXO,可输出低相噪的时钟、同步信号。其中DAC_REFCLK和ADC_REFCLK可作为ADC/DAC低频参考时钟输入;PL_CLK,AMS_SYSREF和PL_SYSREF均用作MTS(Multi-Tile Synchronization)应用,我们将在未来博客中详细描述MTS相关应用; 第二级LMX2594接收第一级输出时钟,将其倍频到采样频率,直接输出到...
支持多个转换器之间的对齐(多片同步(MTS)) 支持预编程RF-DAC和RF-ADC,用户可以定义关键参数 RF-ADC和RF-DAC的多个AX14-Stream数据接口 单独的AX14-Lite配置接口 第1代/第2代:1x(旁路),2x, 4x, 8x抽取和插值 第3代:1x(旁路),2x, 3x, 4x, 5x, 6x, 8x, 10x, 12x, 16x, 20x, 24x, 40x抽取和...