| RCC_CFGR_PLLMULL9);// ④ 使能 PLLRCC->CR |= RCC_CR_PLLON;// ⑤ 等待PLL稳定while((RCC->CR & RCC_CR_PLLRDY) ==0) { }// ⑥ 选择PLL作为系统时钟来源RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_SW)); RCC->CFGR |= (uint32_t)RCC_CFGR_SW_PLL;// ⑦ 读取时钟切换状...
① RCC->CFGR，其中RCC是一个结构体指针，RCC->CFGR表示RCC所指向的结构体中的CFGR这个成员，也就是RCC模块的配置寄存器。② C语言中 aa|=1; 等价于 aa = aa | 1; 也就是将变量aa与1进行按位或运算以后，再赋给aa，从而将aa中指定的某个位或者某几个位改写为1、并且不影响其他位。③ C...
RCC->CFGR &= (uint32_t)0xF8FF0000; 这是RCC_CFGR寄存器 该行程序清零了MC0[2:0]这三位,和ADCPRE[1:0],ppre2[2:0],PPRE1[2:0],HPRE[3:0],SWS[1:0]和SW[1:0]这16位。 /* MCO: 微控制器时钟输出,由软件置’1’或清零。 0xx:没有时钟输出; 100:系统时钟(SYSCLK)输出; 101:内部8...
时钟配置寄存器(RCC_CFGR)如下,如果把PCLK2时钟4分频,ADCPRE[1:0]如何配置() 位 15:14 ADCPRE[1:0] : ADC 预分频 (ADC prescaler) 由软件置 ’ 1’ 或清 ’ 0’ 来确定 ADC 时钟频率 00 : PCLK2 2 分频后作为 ADC 时钟 01 : PCLK2 4 分频后作为 ADC 时钟 10 : PCLK2 6 分频后作为 ADC ...
时钟的选择由时钟配置寄存器(RCC_CFGR)中的MCO[2:0]位控制。 2.12 系统时钟通过AHB分频器给外设提供时钟(右边的部分) 从左到右可以简单理解为 系统时钟---àAHB分频器---à各个外设分频倍频器---à外设时钟的设置 右边部分为:系统时钟SYSCLK通过AHB分频器分频后送给各模块使用,AHB分频器可选择1、2、4、8、...
图3时钟配置寄存器(RCC_CFGR) 时钟中断寄存器 (RCC_CIR) 图4时钟中断寄存器 (RCC_CIR) APB2 外设复位寄存器 (RCC_APB2RSTR) 图5 APB2 外设复位寄存器 (RCC_APB2RSTR) APB1 外设复位寄存器 (RCC_APB1RSTR) 图6 APB1 外设复位寄存器 (RCC_APB1RSTR) ...
我是这么认为的!RCC->CFGR是32位 PLL数据类型为 u8 ,与32位一起运算时，向长的类型靠拢，相当强制转化为32位，所以可以左移18位后，进行位或运算，并赋值。
2、时钟配置寄存器(RCC_CFGR):(复位值为0x0000 0000) 主要功能:系统时钟源切换及状态,AHB、APB1、APB2、ADC、USB预分频,PLL输入时钟源选择及HSE输入PLL分频选择,PLL倍频系数,MCO(PA8)引脚微控制器时钟输出。 3、时钟中断寄存器 (RCC_CIR):(复位值: 0x0000 0000) ...
这两个位（实际就是是RCC->CFGR寄存器的3:2位），名字是SWS[1:0]，在参考手册上的解释是：SWS[1:0]：系统时钟切换状态 (System clock switch status) 由硬件置’1’ 或清’0’ 来指示哪一个时钟源被作为系统时钟。00：HSI作为系统时钟；01：HSE作为系统时钟；10：PLL 输出作为系统时钟；11...
1.选择系统时钟源:RCC_CFGR寄存器用于选择系统时钟源。主要的时钟源有内部高速时钟HSI(高速内部),外部晶体时钟HSE(高速外部),外部低速时钟LSI(低速内部)和外部低速时钟LSE(低速外部)。可以使用RCC_CFGR寄存器的SW位域来选择时钟源。 2.设置时钟频率和分频系数:根据应用的需求,可以设置时钟的频率和分频系数。RCC_CFGR...