取Latency_2*/21FLASH_PrefetchBufferCmd(FLASH_PrefetchBuffer_Enable);//选择FLASH预取指缓存的模式,预取指缓存使能22RCC_PLLCmd(ENABLE);//使能PLL23while(RCC_GetFlagStatus(RCC_FLAG_PLLRDY) == RESET);//等待PLL输出稳定24RCC_SYSCLKConfig(RCC_SYSCLKSource_PLLCLK);//选择SYSCLK时钟源为PLL25while...
void RCC_I2S2CLKConfig(uint32_t RCC_I2S2CLKSource); // void RCC_I2S3CLKConfig(uint32_t RCC_I2S3CLKSource);// #endif /* STM32F10X_CL */ void RCC_LSEConfig(uint8_t RCC_LSE);//设置外部低速晶振(LSE) //输入:RCC_LSE_OFF,LSE晶振OFF;RCC_LSE_ON,LSE晶振ON; //RCC_LSE_Bypass,LSE晶...
系统时钟72MHz,APH 72MHz,APB2 72MHz,APB1 32MHz,USB 48MHz TIMCLK=72M voidRCC_Configuration(void) { //---使用外部RC晶振--- RCC_DeInit();//初始化为缺省值 RCC_HSEConfig(RCC_HSE_ON);//使能外部的高速时钟 while(RCC_GetFlagStatus(RCC_FLAG_HSERDY) == RESET);//等待外部高速时钟使能就绪...
RCC_PCLK2Config(RCC_HCLK_Div1); /* PCLK1 = HCLK/2设置低速总线1的时钟=高速时钟的二分频*/ RCC_PCLK1Config(RCC_HCLK_Div2); /* ADCCLK = PCLK2/6设置ADC外设时钟=低速总线2时钟的六分频*/ RCC_ADCCLKConfig(RCC_PCLK2_Div6); /* Set PLL clock output to 72MHz using HSE (8MHz) as en...
设置系统时钟:RCC_SYSCLKConfig(RCC_SYSCLKSource_PLLCLK); 判断PLL是否是系统时钟:while(RCC_GetSYSCLKSource() != 0x08); 1、使用库函数进行时钟系统初始化配置 void RCC_config()//如果外部晶振为8M,PLLCLK=SYSCLK=72M,HCLK=72M,//P2CLK=72M,P1CLK=36M,ADCCLK=36M,USBCLK=48M,TIMCLK=72M ...
PeriphClkInit.PeriphClockSelection = RCC_PERIPHCLK_RTC; PeriphClkInit.RTCClockSelection = RCC_RTCCLKSOURCE_LSI;//RTC时钟选择LSI if (HAL_RCCEx_PeriphCLKConfig(&PeriphClkInit) != HAL_OK) { _Error_Handler(__FILE__, __LINE__); }
LSI:内部低速时钟,精度不高,一般用于IWDGCLK HSE:外部高速时钟,系统时钟一般采用它,经过PLL倍频作为系统同时钟 LSE:外部低速时钟,一般专门用于RTC,等到RTC模块时再使用 二、配置流程 1.将RCC寄存器重新设置为默认值RCC_DeInit(default默认) 2.打开外部高速时钟晶振HSERCC_HSEConfig(RCC_HSE_ON); ...
//输入:RCC_LSE_OFF,LSE晶振OFF;RCC_LSE_ON,LSE晶振ON; //RCC_LSE_Bypass,LSE晶振被外部时钟旁路 void RCC_LSICmd(FunctionalState NewState);// 使能或者失能内部低速晶振(LSI) //输入:ENABLE或者DISABLE (IWDG运行的话,LSI不能被失能) void RCC_RTCCLKConfig(uint32_t RCC_RTCCLKSource);//设置RTC时钟(...
设置系统时钟: RCC_SYSCLKConfig(RCC_SYSCLKSource_PLLCLK); 判断PLL 是否是系统时钟: while(RCC_GetSYSCLKSource() != 0x08); 1、使用库函数进行时钟系统初始化配置 void RCC_config()//如果外部晶振为8M,PLLCLK=SYSCLK=72M,HCLK=72M,//P2CLK=72M,P1CLK=36M,ADCCLK=36M,USBCLK=48M,TIMCLK=72M ...
LSE:外部低速时钟,接频率为32.768kHz的石英晶体。一般专门用于RTC,等到RTC模块时再使用 LSI:内部低速时钟,RC振荡器,频率为40kHz。精度不高,一般用于IWDGCLK。 PLL:锁相环倍频输出,其时钟输入源可选择为HSI/2、HSE或者HSE/2。倍频可选择为2~16倍,但是其输出频率最大不得超过72MHz。