RCC->CR |=0x00000001;//使能内部时钟HSIRCC->CFGR &=0xF8FF0000;//复位RCC->CFGR中的SW[1:0],HPRE[3:0],PRE1[2:0],PRE2[2:0],ADCPRE[2:0],MCO[2:0]RCC->CR &=0xFEF2FFFF;//复位HSEON、CSSON、PLLON、HSEBYPRCC->CFGR &=0xFF80FFFF;//复位RCC->CFGR中的PLLSRC,PLLXTPRE,PLLMUL...
Bits 21:18 PLLMUL: PLL multiplication factorThese bits are written by software to define the PLL multiplication factor. These bits can bewritten only when PLL is disabled.Caution: The PLL output frequency must not exceed 72 MHz.0000: PLL input clock x 20001: PLL input clock x 30010: PL...
设置PLL : RCC_PLLConfig(RCC_PLLSource_HSE_Div1, RCC_PLLMul_9); 打开PLL : RCC_PLLCmd(ENABLE); 等待PLL 工作: while(RCC_GetFlagStatus(RCC_FLAG_PLLRDY) == RESET); 设置系统时钟: RCC_SYSCLKConfig(RCC_SYSCLKSource_PLLCLK); 判断PLL 是否是系统时钟: while(RCC_GetSYSCLKSource() != 0x08);...
设置PLL:RCC_PLLConfig(RCC_PLLSource_HSE_Div1, RCC_PLLMul_9); 打开PLL:RCC_PLLCmd(ENABLE); 等待PLL工作:while(RCC_GetFlagStatus(RCC_FLAG_PLLRDY) == RESET); 设置系统时钟:RCC_SYSCLKConfig(RCC_SYSCLKSource_PLLCLK); 判断PLL是否是系统时钟:while(RCC_GetSYSCLKSource() != 0x08); 1、使用库函...
RCC_PLLConfig(RCC_PLLSource_HSE_Div1, RCC_PLLMul_9);//设置PLL时钟源, //外部时钟不分频,为HSE的9倍频8MHz * 9 = 72MHz RCC_PLLCmd(ENABLE);//使能PLL while(RCC_GetFlagStatus(RCC_FLAG_PLLRDY) == RESET);//等待PLL准备就绪 RCC_SYSCLKConfig(RCC_SYSCLKSource_PLLCLK);//设置PLL为系统时钟源...
1.6、void RCC_PLLConfig(uint32_t RCC_PLLSource, uint32_t RCC_PLLMul) 功能:配置PLL时钟源和倍增因子。 输入:RCC_PLLSource:指定PLL入口时钟源。RCC_PLLMul:指定PLL乘法因子。 1.7、void RCC_PLLCmd(FunctionalState NewState) 功能:启用或禁用PLL。
设置PLL：RCC_PLLConfig(RCC_PLLSource_HSE_Div1, RCC_PLLMul_9);打开PLL：RCC_PLLCmd(ENABLE);等待...
设置PLL : RCC_PLLConfig(RCC_PLLSource_HSE_Div1, RCC_PLLMul_9); 打开PLL : RCC_PLLCmd(ENABLE); 等待PLL 工作: while(RCC_GetFlagStatus(RCC_FLAG_PLLRDY) == RESET); 设置系统时钟: RCC_SYSCLKConfig(RCC_SYSCLKSource_PLLCLK); 判断PLL 是否是系统时钟: while(RCC_GetSYSCLKSource() != 0x08);...
void RCC_PLLConfig(uint32_t RCC_PLLSource, uint32_t RCC_PLLMul);//设置PLL时钟源及倍频系数 //输入:RCC_PLLSource_HSI_Div2,RCC_PLLSource_HSE_Div1,RCC_PLLSource_HSE_Div2 //输入:RCC_PLLMul_2到RCC_PLLMul_16 void RCC_PLLCmd(FunctionalState NewState);// 使能或者失能PLL //输入:ENABLE或者DIS...
RCC_PLLConfig（RCC_PLLSource_HSE_Div1， RCC_PLLMul_9）; // PLLCLK = 8MHz * 9 = 72 MHz R...