1:PLL时钟直接作为USB时钟 位21:18 PLLMUL:PLL倍频系数 (PLL multiplication factor) 由软件设置来确定PLL倍频系数. 只有在PLL关闭的情况下才可被写入. 注意:PLL的输出频率不能超过72MHz 0000:PLL 2倍频输出 1000:PLL 10倍频输出 0001:PLL 3倍频输出 1001:PLL 11倍频输出 ...
或者内部RC振荡器(HSI) 为8MHz /2 为4MHz 进入PLLSRC选择开关,通过PLLMUL锁相环进行倍频(x18)后为72MHz PS: 网上有很多人说是5个时钟源,这种说法有点问题,学习之后就会发现PLL并不是自己产生的时钟源,而是通过其他三个时钟源倍频得到的时钟 2系统时钟SYSCLK 系统时钟SYSCLK可来源于三个时钟源: ①、HSI振荡...
STM32 RCC分析与使用 STM32RCC分析与使用 由于STM32系列微控制器系统比较复杂，时钟系统也相对于普通MCU更多样化，这加大了我们设计程序和学习的难度。比如普通的MCU延时程序，我们直接可以使用“for循环”或者“while”来轻易实现；而在Cortex核的STM32系列微控制器上则不行：因为无法判断当时的时钟频率，做不到精确的...
;PLL input clock x 9, HSE oscillator clock selected as PLL input clock, HCLK divided by 2. PLLMUL: 0111, PLLSRC: 1, PPRE1: 100MOV R1,#0xC0LDRB R2,[R0,#0x01]ORR R2,R1STRB R2,[R0,#0x01];PCLK2 divided by 8. ADCPRE: 11. 17楼2017-05-29 12:38 回复 F_U_C_K_S_HIT ...
PLLSource =RCC_PLLSOURCE_HSI;44RCC_OscInitStruct.PLL.PLLMUL =RCC_PLLMUL_6;45RCC_OscInitStruct.PLL.PLLDIV =RCC_PLLDIV_3;46if(HAL_RCC_OscConfig(&RCC_OscInitStruct) !=HAL_OK)47{48_Error_Handler(__FILE__, __LINE__);49}5051/**Initializes the CPU, AHB and APB busses clocks52*/53...
通过设置 PLL 的倍频因子,可以对 PLL 的时钟来源进行倍频,倍频因子可以是:[2,3,4,5,6,7,8,9,10,11,12,13,14,15,16],具体设置成多少,由时钟配置寄存器 CFGR 的位 21-18:PLLMUL[3:0] 设置。我们这里设置为 9 倍频,因为上一步我们设置 PLL 的时钟来源为 HSE=8M,所以经过 PLL 倍频之后的 PLL 时钟...
RCC_OscInitStruct.PLL.PLLMUL = RCC_PLL_MUL6; // 6倍频，得到48MHz主时钟HAL_RCC_OscConfig(&...
第一个分频器PLLXTPRE 在这个分频器中, 可以选择设置二分频, 或者不分频. 这里选择不分频 开关PLLSRC 这个开关可以选择HSE或者HSI作为其时钟输出, 这里选择HSE 锁相环/倍频器 PLL 可以设定2到16的倍频因子(PLLMUL), 经过PLL的时钟称为PLLCLK. 这里设置倍频因子为9, 产生的PLLCLK为72Mhz ...
void RCC_PLLConfig(uint32_t RCC_PLLSource, uint32_t RCC_PLLMul);//设置PLL时钟源及倍频系数 //输入:RCC_PLLSource_HSI_Div2,RCC_PLLSource_HSE_Div1,RCC_PLLSource_HSE_Div2 //输入:RCC_PLLMul_2到RCC_PLLMul_16 void RCC_PLLCmd(FunctionalState NewState);// 使能或者失能PLL ...
设置PLL : RCC_PLLConfig(RCC_PLLSource_HSE_Div1, RCC_PLLMul_9); 打开PLL : RCC_PLLCmd(ENABLE); 等待PLL 工作: while(RCC_GetFlagStatus(RCC_FLAG_PLLRDY) == RESET); 设置系统时钟: RCC_SYSCLKConfig(RCC_SYSCLKSource_PLLCLK); 判断PLL 是否是系统时钟: while(RCC_GetSYSCLKSource() != 0x08);...