TIM_Enable(TIM1, ENABLE);} 3.出现的问题 当在高级定时器中使用RCC_ConfigPclk2(RCC_HCLK_DIV4);...
FLASH_SetLatency(FLASH_Latency_2); //FLASH延迟2个周期(这里我也不明白,先用吧) RCC_HCLKConfig(RCC_SYSCLK_Div1); //配置HCLK,PCLK2,PCLK1,PLL RCC_PCLK2Config(RCC_HCLK_Div1); RCC_PCLK1Config(RCC_HCLK_Div2); RCC_PLLConfig(RCC_PLLSource_HSE_Div1,RCC_PLLMul_9); RCC_PLLCmd(ENABLE); /...
RCC_HCLKConfig(RCC_SYSCLK_Div1);//设置AHB时钟(HCLK) RCC_PCLK1Config(RCC_HCLK_Div2);//设置低速AHB时钟(PCLK1) RCC_PCLK2Config(RCC_HCLK_Div1);//设置高速AHB时钟(PCLK2) RCC_PLLConfig(div,pllm);//设置PLL时钟源及倍频系数 RCC_PLLCmd(ENABLE); //使能或者失能PLL while(RCC_GetFlagStatus(RC...
RCC_HCLKConfig(RCC_SYSCLK_Div1); // APB2预分频因子设置为1分频,PCLK2 = HCLK RCC_PCLK2Config(RCC_HCLK_Div1); // APB1预分频因子设置为1分频,PCLK1 = HCLK/2 RCC_PCLK1Config(RCC_HCLK_Div2); //---设置各种频率主要就是在这里设置---// // 设置PLL时钟来源为HSE,设置PLL倍频因子 // PLL...
该函数可取的值是RCC_HCLK_Div1/2/4/8/16.分别表示分频情况。 4.PCC_USBCLKConfig函数的功能是设置USB时钟。基本的使用方式和RCC_PCLK2Config函数的使用一样。 该函数可取的值是RCC_USBCLKSource_PLLCLK_1Div5/1.分别是PLL时钟除以1.5和PLL时钟。
AHB总线、内核、内存和DMA使用的HCLK时钟 8分频后送给Cortex系统定时器时钟,即SysTick 自由运行时钟FCLK APB1分频器, PCLK1,最大频率36MHz, 供APB1外设使用. 另一路送给定时器Timer, 1倍频或2倍频 APB2分频器, PCLK2,最大频率72MHz, 供APB2外设使用. GPIO外设是挂载在APB2总线上的 ...
对于 SYSCLK、 HCLK、PCLK2、PCLK1 这四个时钟的配置一般是:PCLK2 = HCLK = SYSCLK=PLLCLK = 72M, PCLK1=HCLK/2 = 36M。这个时钟配置也是库函数的标准配置,我们用的最多的就是这个。 1.RCC 框图剖析—时钟部分 时钟树单纯讲理论的话会比较枯燥,如果选取一条主线,并辅以代码,先主后次讲解的话会很容 ...
APB1 总线时钟 PCLK1 由 HCLK 经过低速 APB 预分频器得到,分频因子可以是:[1,2,4,8,16],具体由时钟配置寄存器 RCC_CFGR 的 PPRE1 位设置。HCLK1 属于低速的总线时钟,最高为 45M,片上低速的外设就挂载到这条总线上,比如 USART2/3/4/5、 SPI2/3, I2C1/2 等。至于 APB1 总线上的外设的时钟设置为...
AHB总线、内核、内存和DMA使用的HCLK时钟 8分频后送给Cortex系统定时器时钟,即SysTick 自由运行时钟FCLK APB1分频器, PCLK1,最大频率36MHz, 供APB1外设使用. 另一路送给定时器Timer, 1倍频或2倍频 APB2分频器, PCLK2,最大频率72MHz, 供APB2外设使用. GPIO外设是挂载在APB2总线上的 ...
2:48< SYSCLK <= 72M // 下面正式开始设置分频系数 RCC_HCLKConfig(RCC_SYSCLK_Div1);// AHB预分频因子设置为1,即HCLK = SYSCLK RCC_PCLK1Config(RCC_HCLK_Div2); // APB1预分频因子设置为2,即PCLK1 = HCLK/2 RCC_PCLK2Config(RCC_HCLK_Div1); // APB2预分频因子设置为1,即PCLK2 = HCLK ...