RCC_OscInitStruct.LSIState = RCC_LSI_ON; RCC_OscInitStruct.PLL.PLLState = RCC_PLL_ON; RCC_OscInitStruct.PLL.PLLSource = RCC_PLLSOURCE_HSE;//PLL时钟源为HSE RCC_OscInitStruct.PLL.PLLMUL = RCC_PLL_MUL8;//8倍频 RCC_OscInitStruct.PLL.PLLDIV = RCC_PLL_DIV2;//2分频 if (HAL_RCC_Osc...
当确定PLL时钟来源的时候,HSE可以不分频或者2分频, 这个由时钟配置寄存器CFGR的位17:PLLXTPRE设置,我们设置为HSE不分频。 PLL时钟源 内部PLL 可以用来倍频 HSIRC 的输出时钟或 HSE 晶体输出时钟。参考图 7 和时钟控制寄存器。 PLL 的设置(选择 HIS 振荡器除 2 或 HSE 振荡器为 PLL 的输入时钟,和选择倍频因子...
PLL时钟PLLCLK 通过设置PLL的倍频因子,可以对PLL的时钟来源进行倍频,倍频因子可以是:[2,3,4,5,6,7,8,9,10,11,12,13,14,15,16], 具体设置成多少,由时钟配置寄存器CFGR的位21-18:PLLMUL[3:0]设置。我们这里设置为9倍频, 因为上一步我们设置PLL的时钟来源为HSE=8M,所以经过PLL倍频之后的PLL时钟:PLLCLK ...
* in the RCC_OscInitTypeDef structure. */ RCC_OscInitStruct.OscillatorType = RCC_OSCILLATORTYPE_HSE; RCC_OscInitStruct.HSEState = RCC_HSE_ON; RCC_OscInitStruct.HSEPredivValue = RCC_HSE_PREDIV_DIV1; RCC_OscInitStruct.HSIState = RCC_HSI_ON; RCC_OscInitStruct.PLL.PLLState = RCC_PLL_ON;...
_VOLTAGE_SCALE1);3637/**Initializes the CPU, AHB and APB busses clocks38*/39RCC_OscInitStruct.OscillatorType =RCC_OSCILLATORTYPE_HSI;40RCC_OscInitStruct.HSIState =RCC_HSI_ON;41RCC_OscInitStruct.HSICalibrationValue =16;42RCC_OscInitStruct.PLL.PLLState =RCC_PLL_ON;43RCC_OscInitStruct.PLL....
PLL_MUL6; // 6倍频，得到48MHz主时钟HAL_RCC_OscConfig(&RCC_OscInitStruct);RCC_ClkInitStruct....
RCC_PLL_MUL13 RCC_CFGR_PLLMUL13#define RCC_PLL_MUL14 RCC_CFGR_PLLMUL14 #define RCC_PLL_MUL15 RCC_CFGR_PLLMUL15 #define RCC_PLL_MUL16 RCC_CFGR_PLLMUL16 #define IS_RCC_PLL_MUL(MUL) (((MUL) ==RCC_PLL_MUL2) || ((MUL) == RCC_PLL_MUL3)|...
RCC_OscInitStruct); HAL_StatusTypeDef HALRCC_(RCC_ClkInitTypeDef *RCC_ClkInitStruct, uint32_t FLatency); /** * @} / /** @addtogroup RCC_ExportedFunctions_Group2 * @{ */ /* Peripheral Control functions *** void HAL_RCC_MCOConfig(uint32_t RCC_MCOx, uint...
/** System Clock Configuration */ void SystemClock_Config(void) { RCC_OscInitTypeDef RCC_OscInitStruct; RCC_ClkInitTypeDef RCC_ClkInitStruct; RCC_PeriphCLKInitTypeDef PeriphClkInit; /**Configure the main internal regulator output voltage */ __HAL_PWR_VOLTAGESCALING_CONFIG(PWR_REGULATOR_VOLTAGE_...
通过设置PLL的倍频因子,可以对PLL的时钟来源进行倍频,倍频因子可以是:[2,3,4,5,6,7,8,9,10,11,12,13,14,15,16], 具体设置成多少,由时钟配置寄存器CFGR的位21-18:PLLMUL[3:0]设置。我们这里设置为9倍频, 因为上一步我们设置PLL的时钟来源为HSE=8M,所以经过PLL倍频之后的PLL时钟:PLLCLK = 8M *9 =...