1、EDA 技术实践课程设计 课程 EDA 技术实践课程设计 题目 六十进制计数器 院 系电气信息工程学院电气系 专业班级 学生姓名 学生学号 指导教师 2014 年 7 月 25 日 EDA 技术实践课程设计任务书 课程 EDA 技术实践课程设计 题目 六十进制计数器 专业 姓名 学号 主要内容: 利用 QuartusII 设计一个六十进制计数器...
利用QuartusII设计一个六十进制计数器。该电路是采用整体置数法接成的六十进制计数器。首先需要两片74160接成一百进制的计数器,然后将电路的59状态译码产生LD′=0信号,同时加到两片74160上,在下一个计数脉冲(第60个计数脉冲)到达时,将0000同时置入两片74160中,从而得到六十进制计数器。主要要求如下: (1)每隔1个...
专业姓名学号利用QuartusII设计一个六十进制计数器.该电路是采用整体置数法接成的六十进制 计数器.首先需要两片74160接成一百进制的计数器,然后将电路的59状态译码产生 LD′=0信号,同时加到两片74160上,在下一个计数脉冲(第60个计数脉冲)到达时, 将0000同时置入两片74160中,从而得到六十进制计数器。主要要求如下...
利用QuartusII设计一个六十进制计数器。该电路是采用整体置数法接成的六十进制计数器。首先需要两片74160接成一百进制的计数器,然后将电路的59状态译码LD′=0信号,同时加到两片74160上,在下一个计数脉冲(第60个计数脉冲)产生到达时,将0000同时置入两片74160中,从而得到六十进制计数器。主要要求如下: (1)每隔1个...
利用QuartusII设计一个六十进制计数器。该电路是采用整体置数法接成的六十进制计数器。首先需要两片74160接成一百进制的计数器,然后将电路的59状态译码产生LD′=0信号,同时加到两片74160上,在下一个计数脉冲(第60个计数脉冲)到达时,将0000同时置入两片74160中,从而得到六十进制计数器。主要要求如下: ...
Quartus六十进制计数器的设计ThismodelpaperwasrevisedbyLINDAonDecember15,2012.技术实践课程设计程EDA目 25专业班级生EDA程 EDA目 业名 QuartusII7416059同时加到74160在下脉冲(60脉冲)到达时0000入74160从而得到求如下:1周期脉冲1;当59位端波形发跳变说明位信之00;本备74160时钟信通过建立波形文件得以提供。参考资料...
课程设计任务书技术实践课程设计任务书 课程课程课程 EDAEDAEDA技术实践课程设计技术实践课程设计技术实践课程设计 题目题目题目 六十进制计数器六十进制计数器六十进制计数器 专业专业专业 姓名姓名姓名 ** ** 学号学号学号 主要内容:主要内容:主要内容: 利用利用利用QuartusIIQuartusIIQuartusII设计一个六十进制计数器。
计时模块由60进制秒计数器、60进制分计数器和24进制时计数器级联构成,采用同步时序电路实现。当计数器处于正常计数状态时,3个计数器的时钟信号均为1Hz时基脉冲,秒计数器对1 Hz的时基脉冲进行计数,其进位输出信号cos_in作为分计数器的使能信号,而分计数器的进位输出信号com_in又作为时计数器的使能信号。在计时模块的...
由此提供分(秒)计数值,当分计数器计数到59再来一个脉冲信号秒计数器清零从新开始计数,而进位则作为小时计数器的计数脉冲,使小时计数器计数加1,同时分计数器在分设置时钟信号的响应下设置分计数器的数值。在count60组件中,个位(one)和十位(ten)分别计数,都设为二进制四位矢量形式,当个位从0计到9时,在下一个cl...
QUARTUSII使用说明 ALTERA可编程器件的开发软件QUARTUSⅡ Altera公司的QuartusⅡ设计软件提供完整的多平台设计环境,能够全方位满足各种设计需要,除逻辑设计外,还为可编程单片系统(SOPC)提供全面的设计环境。QuartusⅡ软件提供了FPGA和CPLD各设计阶段的解决方案。它集设计输入、综合、仿真、编程(配置)于一体,带有丰富的...