2:PS AXI HP0 FPD设置 3:PL输出时钟设置 10.2.2添加自定义IP 1:设置IP路径 本文中是我们第一次在BD图形化设计中添加自定义的IP,自定义的IP需要设置IP路径才能被识别到。默认情况下,我们自定的IP在配套工程的uisrc/ip路径下: 2:添加IP 10.2.3PL图像化编程 10.2.4添加FPGA FDMA读写代码 上图中源码在配套...
硬声是电子发烧友旗下广受电子工程师喜爱的短视频平台,推荐31 第13讲--PL端读写PS端DDR - 第4节 视频给您,在硬声你可以学习知识技能、随时展示自己的作品和产品、分享自己的经验或方案、与同行畅快交流,无论你是学生、工程师、原厂、方案商、代理商、终端商...上硬声APP