拿CPU与PHY的连接举例,网络上层几层框架,基本都可以封装或集成到CPU内部,但一般PHY芯片可能会单独出来,虽然目前一些集成度高的网络设备,或者CPU也可以做到将PHY集成到一个芯片。但一般来说,PHY的功能是单独做到一个PHY芯片内部的,集成了PHY的网络设备芯片(CPU、交换机芯片等等)一般也有接口连接单独的PHY。这是因为PH...
PHY与PHY之间进行通信的接口称为MDI(Medium Dependent Interface,媒介相关接口)。 媒介有K(背板backplane)、C(线缆Cable)、L(光纤)、T(双绞线Twisted-pair)、F(光纤Fiber Optic),因媒介的不同就会有…
浅析PHY与PHY之间的通信技术(以40GBase-KR4为例) 描述 PHY与PHY之间进行通信的接口称为MDI(Medium Dependent Interface,媒介专用接口)。 媒介(Medium)有背板、Cable、光纤,因媒介的不同就会有不同的通信协议;数率的不同又会有不同的通信协议。媒介和数率两两组合就可以变幻出许多种通信协议,但万变不离其宗,搞...
集成式以太网PHY的优势 IEEE802.3-2018 和以太网技术联盟 (ETC) 分别定义了 400 Gb/s 和 800 Gb/s 的标准。值得注意的是,800 Gb/s以太网也是基于IEEE 802.3-2018和802.3ck的400 Gb/s以太网访问方法和物理层标准。 ▲ 400 Gb/s 以太网 PHY 架构 ...
PHY驱动调试之 --- PHY控制器驱动(二) 1. 前言 内核版本:linux 4.9.225,以freescale为例。 2. 概述 PHY芯片为OSI的最底层-物理层(Physical Layer),通过MII/GMII/RMII/SGMII/XGMII等多种媒体独立接口(介质无关接口)与数据链路层的MAC芯片相连,并通过MDIO接口实现对PHY状态的监控、配置和管理。
MII即媒体独立接口，也叫介质无关接口。它是IEEE-802.3定义的以太网行业标准。它包括一个数据接口，以及一个MAC和PHY之间的管理接口。数据接口包括分别用于发送器和接收器的两条独立信道。每条信道都有自己的数据、时钟和控制信号。MII数据接口总共需16个信号。管理接口是个双信号接口：一个是时钟信号，另一个是数据...
从硬件上来说,一般PHY芯片为模数混合电路,负责接收电、光这类模拟信号,经过解调和A/D转换后通过MII接口将信号交给MAC芯片进行处理。一般MAC芯片为纯数字电路。 物理层定义了数据传送与接收所需要的电与光信号、…
物理层芯片称为PHY、数据链路层芯片称为MAC。 可以看到PHY的数据是RJ45网络接口(网线口)穿过了的差分信号,而PHY作用就是将差分信号转为数字信号,这块内容不用深究,制造商都设计好了。 那我们干什么呢?(主要是对phy芯片进行模式选择,比如工作速率,工作模式) ...
在以太网通信中,设备之间的物理局链路均由 PHY 芯片建立。PHY 芯片内部含有一些列寄存器,用户可通过这些寄存器来配置 PHY 芯片的工作模式以及获取 PHY 芯片的若干状态信息,如连接速率、双工模式、自协商状态等。PHY 内部寄存器的读写通过 MDIO 接口进行。