本设计使用Xilinx系列FPGA实现10G万兆UDP协议栈,其中万兆以太网物理层使用10G Ethernet PCS/PMA IP核实现;数据链路层和网络层使用verilog代码实现;本设计能实现电脑端网卡与FPGA开发板之间的双向通信,为了方便测试,设计了UDP数据回环功能; 数据回环功能流程如下: ...