然后在图4中设置“Preset/Hint”成刚才的预设置,就能够保证环回数据通路不会引入误判的误码。 图5. 对Tx EQ的系数空间进行扫描的误码率测试 图5. 对Tx EQ的系数空间进行扫描的误码率测试 倘若排除了环回数据通路所引入的误判的误码;Rx LEQ仍然存在误码。这个时候,用户需要进一步分析误码的来源,比如说是否是DU...
然后在图9中设置“Preset/Hint”成刚才的预设置,就能够保证环回数据通路不会引入误判的误码。 倘若排除了环回数据通路所引入的误判的误码;Rx LEQ仍然存在误码。这个时候,用户需要进一步分析误码的来源,比如说是否是DUT的均衡算法没有达到最优,从而没有像链路对端请求最优的Tx EQ值。此时,用户可以使用泰克公司提供...
链路均衡通过PCIe 规范中定义的preset值来实现,preset指不同的预过冲(Preshoot)和去加重(De-emphasis)的组合。对于Gen3和Gen4,有11个preset值,即preset0-preset10。对于不同的链路情况,系统要求Rx端发送Tx EQ preset设置请求给Tx端,让其做对应的preset均衡设置;Tx端发送Rx EQ均衡设置,要求Rx端做相应的设置,最终...
In EQ Phase2/3, after far end TX preset/coefficient requests are completed, set pipe_g3_rxpresethint = 3’b111 and link needs to stay in Recovery for at least 12ms for CTLE adaptation If there is not enough time in EQ phases, delay can be inserted in Recovery.R...
然后在图9中设置“Preset/Hint”成刚才的预设置,就能够保证环回数据通 路不会引入误判的误码。 倘若排除了环回数据通路所引入的误判的误码;Rx LEQ仍然存在误码。这个时候,用 户需要进一步分析误码的来源,比如说是否是DUT的均衡算法没有达到最优,从而没 有像链路对端请求最优的Tx EQ值。此时,用户可以使用泰克...
PCIe Gen3/Gen4接收端链路均衡测试 接收端链路均衡测试（Rx LEQ）在PCIe 2.0的时代，通常只要保证了发送端的信号质量，那么整个系统也就能够正常工作；因此接收端测试并不是必测项。但在PCIe 3.0/4.0中，由于速率成倍的增加；并且又经过长走线的传输，因此在接收端采用了复杂的均衡技术；因此在PCIe 3.0/4....
gen3_coeff_1_preset_hint_data : bit_vector := B"000"; gen3_coeff_1_preset_hint : string := "g3_coeff_1_prst_hint"; gen3_coeff_1_nxtber_more_ptr : bit_vector := B"0000"; gen3_coeff_1_nxtber_more : string := "g3_coeff_1_nxtber_more"; gen3_coeff_1_nxtber_less_pt...
然后在图4中设置“Preset/Hint”成刚才的预设置,就能够保证环回数据通路不会引入误判的误码。 图5. 对Tx EQ的系数空间进行扫描的误码率测试 倘若排除了环回数据通路所引入的误判的误码;Rx LEQ仍然存在误码。这个时候,用户需要进一步分析误码的来源,比如说是否是DUT的均衡算法没有达到最优,从而没有像链路对端...
在实际的调试过程中,我们发现澜起的retimer芯片,在修改一些参数配置后,GPU设备的RxErr+改善很明显。修改方法是retimer在EQ phase2不去reset EIEOS interval count,且force retimer的TX为某个固定的preset,则GPU RxErr出现问题的概率可以降至很低,得到FIX。但是同样的手段放在Astera Lab家的retimer芯片上,收效甚微...
PCIE协议规定,当应用在TS1和TS2时,PLP由16个Symbol组成,每个Symbol实现不同的功能,其中在Symbol 0(COM)阶段实现bit lock、Symbol lock等功能。通过在多通道链路上的TS1或TS2有序集的同步传输上定位该字符,RX端可以实现通道对齐的功能(Lane-to-Lane De-skew)。