当然open drain也不是没有代价,这就是输出的驱动能力很差。输出的驱动能力很差的说法不准确,驱动能力取决于IC中的末级晶体管功率。OD只是带来上升沿的延时,因为上升沿是通过外接上拉无源电阻对负载充电的,当电阻选择小时延时就小、但功耗大,反之延时大功耗小。OPEN DRAIN提供了灵活的输出方式,但也是有代价的,如果...
如果是推挽输出的要设置为高阻态时,则两个开关必须同时断开(或者在输出口上使用一个传输门),这样可作为输入状态,AVR单片机的一些IO口就是这种结构。 在电路设计时我们常常遇到开漏(open drain)和开集(open collector)的概念。 所谓开漏电路概念中提到的“漏”就是指MOS FET的漏极。同理,开集电路中的“集”就是...
开漏输出(open drain)与推挽输出(push pull)学习详解及某个踩到的坑分享,程序员大本营,技术文章内容聚合第一站。
open drain相当于双极器件中的open collector（集电极开路电路），它的一个重要的优点是可以“线与”，就是说当多个漏极开路器件的输出连在一起的时候，只要是其中一个导通，输出就为‘0’。这个特性被广泛用于串行总线电路。至于说上拉电阻对外部电路的影响应该算不上是优点吧。楼上的“上拉电阻的选择...
如果是推挽输出的要设置为高阻态时,则两个开关必须同时断开(或者在输出口上使用一个传输门),这样可作为输入状态,AVR单片机的一些IO口就是这种结构。 在电路设计时我们常常遇到开漏(opendrain)和开集(opencollector)的概念。 所谓开漏电路概念中提到的“漏”就是指MOS FET的漏极。同理,开集电路中的“集”就是指...
而open-drain的好处之一是,允许你cshort(?)多个open-drain的电路,公用一个上拉电阻,此种做法称为wired-OR连接,此时可以通过拉低任何一个IO的pin脚使得输出为低电平。为了输出高电平,则所有的都输出高电平。此种逻辑,就是“线与”的功能,可以不需要额外的门(gate)电路来实现此部分逻辑。
open drain这种东西首先肯定是drain open，其次它一定是一个输出指示pin，那么你N管的gate拉高可以把drain拉低，那你drain怎么接高呢？只有在内部电路drain端接一个上啦电阻，不就接高了吗？同理，对于，p管也可以这样做，但是p管drain要接下啦电阻！不过我迄今为止没见过p管的open drain，大家想象一下就好了 ...
看一下IO口结构图，一盘都 会有两个二级管；一个反接VDD，一个反接到地。把IO口电压嵌位到-0.7...
PL5356A是一款单节锂电池电量指示芯片,SOT23-6的小体积,傻瓜式电路,外围简单。PL5356A内置比较器和反馈回路,实现4个电压点的检测。通过内部修调技术,可以保证电压检测精度达到±1%。输出采用OPENDRAIN结构,便于客户使用IO口或者LED指示。特点:超低功耗: ...
如同TTL电路中的OC门那样,CMOS门的输出电路结构也可以做成漏极开路的形式。 在CMOS电路中,这种输出电路结构经常用在输出缓冲/驱动器当中,或者用于输出电平 的变换,以及满足吸收大负载电流的需要。此外也可以用于线与逻辑。 [ZT]Open drain & push pull 原理 ...