使用interface接口的一位全加器 `timescale1ns / 1nsinterfaceif_port (inputbitclk);// 声明接口logica, b, cin, sum, cout;// 声明所有的连接线clockingcp @ (posedgeclk);// 声明在同一个时钟变化下,连接线的方向outputa, b, cin;endclockingclockingcn @ (negedgeclk);// 下降沿出发inputa, b ,...