所以用这个来设计。 这个IP 有个缺点是,SCLK是外部给他,千万要注意这个,这个SCLK是CLK-BIT除以4给的时钟。 在modelsim下,找到codeproject/mipilcd/mipi/testmodel 文件夹下,找到sim_modelsim_gowin.do,如果gowin安装目录不一样,需要修改gowin_dir 变量。 set gowin_dir "D:/programmer/gowin/Gowin_V1.9.7.0...
一:GOWIN的测试方案 Gowin的案例中,首先是软件要升级到Gowin_V1.9.8以上版本。使用的是IP是mpi-tx_adanve,这个IP才支持LP模式。另外一个mipi-tx是不支持的lp模式。所以用这个来设计。 这个IP 有个缺点是,SCLK是外部给他,千万要注意这个,这个SCLK是CLK-BIT除以4给的时钟。 在modelsim下,找到codeproject/mipi...
可以看出MIPI DSI需要三路时钟,分别是ref、pclk、phy_cfg。 2050 dsi: dsi@ff960000 { 2051 compatible = "rockchip,rk3399-mipi-dsi"; ... 2054 clocks = <&cru SCLK_DPHY_PLL>, <&cru PCLK_MIPI_DSI0>, 2055 <&cru SCLK_DPHY_TX0_CFG>; 2056 clock-names = "ref", "pclk", "phy_cfg"; ...
//[5:4]=00 PCLK root divider /1, [3:2]=00 SCLK2x root divider /1, [1:0]=01 SCLK root divider /2 {0x3108, 0x01}, //PLL2 configuration //[5:4]=01 PRE_DIV_SP /1.5, [2]=1 R_DIV_SP /1, [1:0]=00 DIV12_SP /1 {0x303D, 0x10}, //[4:0]=11001 PLL2 multiplier...
//[5:4]=00 PCLK root divider /1, [3:2]=00 SCLK2x root divider /1, [1:0]=01 SCLK root divider /2 {0x3108, 0x01}, //PLL2 configuration //[5:4]=01 PRE_DIV_SP /1.5, [2]=1 R_DIV_SP /1, [1:0]=00 DIV12_SP /1 ...
可以看出MIPI DSI需要三路时钟,分别是ref、pclk、phy_cfg。 2050 dsi: dsi@ff960000 { 2051 compatible = "rockchip,rk3399-mipi-dsi"; ... 2054 clocks = <&cru SCLK_DPHY_PLL>, <&cru PCLK_MIPI_DSI0>, 2055 <&cru SCLK_DPHY_TX0_CFG>...
virtualChannel = 0}; /* * dsiConfig.numLanes = 4; * dsiConfig.enableNonContinuousHsClk = false; * dsiConfig.autoInsertEoTp = true; * dsiConfig.numExtraEoTp = 0; * dsiConfig.htxTo_ByteClk = 0; * dsiConfig.lrxHostTo_ByteClk = 0; * dsiConfig.btaTo_ByteClk = 0; */...
m200mipi测试治具 M200 MIPI测试治具User Guide (Version 1.2) -- 2017.03.31
pclk_perilp0 44444 KHz hclk_perilp1 100000 KHz pclk_perilp1 50000 KHz Net: eth0: ethernet@fe300000 Hit key to stop autoboot('CTRL+C'): 0 ANDROID: reboot reason: "(none)" ** Invalid Android Image header ** Android boot failed, error -1. =Booting Rockchip format image= fdt @ 0x08...
PCLK Wire Wire Line 21400 4050 22400 4050 Text Label 22400 4050 2 50 ~ 0 AUDIO_WORD_CLK Wire Wire Line 20900 3950 19900 3950 Text Label 19900 3950 0 50 ~ 0 AUDIO_SERIAL_BIT_CLK Wire Wire Line 21400 4350 22400 4350 Text Label 22400 4350 2 50 ~ 0 AUDIO_MASTER_CLK...