四、MIPI应用最广泛的物理层标准是D-PHY: MIPI DPHY有两种工作模式:HS和LP HS:采用低压差分信号,为高速模式,传送速率80M-1Gbps LP:单端信号,为低功耗模式,传输速率<10Mbps 6,MIPI 测试 MIPI接口测试主要分为D-PHY物理层测试和逻辑层测试两部分 1、MIPI D-PHY物理层测试需要准备如下配置: (1) 4G带宽示波器;...
上图表明使用DPHY作为物理层时,Camera与SOC之间的硬件关系。 MIPI CSI设备由两部分构成,分别为CCI(Camera Control Interface)和CSI(Camera Serial Interface)。 CCI:摄像头控制接口。(在MIPI中,充当着控制接口的作用,提供mipi接口sensor的控制传输通道) CSI:主机处理器与摄像头模块之间的高速串行接口(传输图像数据)。
该demo中MIPI DSI TX的IP部分时钟主要如下, (1)在DPHY中会生成一个phy_clk_byte_HS给DSI TX IP。 (2)同时还会通过PLL输出一个clk_byte_HS 给DSI TX IP,该时钟要求是phy_clk_HS的两倍,demo上这两个时钟并不同源。 (3)另外PLL还提供了MIPI TX IP需要的pixel_clk和axi_clk。 === 复位处理: === (...
MIPI联盟下面有不同的 WorkGroup,分别定义了一系列的手机等移动设备内部接口标准,比如摄像头接口 CSI、显示接口 DSI、BBIC与RFIC之间互连的 DigRF、麦克风 /扬声器接口 SLIMbus 等,而MIPI技术是分层的包括物理层、协议层和应用层,相同的PHY物理层可以承载不同协议。如下图是MIPI系统框图和多媒体规范: ...
如果MIPI CSI-2 RX Subsystem没有收到packets, 那么可能sensor没有发数据, 或者, Frame end packets没有收到, 或者ECC校验没有通过.这时候可以观测DPHY的DL_STATUS Register的PKT_CNT,确认packets有没有增加. 如果没有增加, 进一步检查DPHY的输入和输出.检查MIPI CSI-2 RX Subsystem的Interrupt Status Register的EC...
MIPI-DPHY :Rockchip芯片中符合MIPI-DPHY协议的控制器。 MP(Main Path):Rockchip芯片ISP驱动的一个输出节点,一般用来拍照和抓取Raw图。 PCLK(Pixel Clock) :指Sensor输出的Pixel Clock。 Pipeline :Media Controller架构的各Entity之间相互连接形成的链路。
MIPI-DPHY :Rockchip芯片中符合MIPI-DPHY协议的控制器。 MP(Main Path):Rockchip芯片ISP驱动的一个输出节点,一般用来拍照和抓取Raw图。 PCLK(Pixel Clock) :指Sensor输出的Pixel Clock。 Pipeline :Media Controller架构的各Entity之间相互连接形成的链路。
上图表明使用DPHY作为物理层时,Camera与SOC之间的硬件关系。 MIPI CSI设备由两部分构成,分别为CCI(Camera Control Interface)和CSI(Camera Serial Interface)。 CCI:摄像头控制接口。(在MIPI中,充当着控制接口的作用,提供mipi接口sensor的控制传输通道) CSI:主机处理器与摄像头模块之间的高速串行接口(传输图像数据)。
如果看到SoT Error, SoT sync Error或者 ECC 1-bit, ECC 2-bit, CRC错误, 一个可能是sensor和MIPI CSI-2 RX Subsystem Lane position mismatch,需要检查是否first byte of the packet在lane 0, 然后next byte在lane 1. 另外一个就可能是sensor的输出timing问题, 可以尝试调整DPHY的HS_SETTLE,当然, 也有可能...