模拟部分提取晶体管级网表,数字电路使用Verilog描述,混仿使用ADMS软件进行。电路首先完成零电平校准,参考电压1.2 V将600 mV校准为满量程,这时差分输入范围±600 mV,数字输出14为。对输入为300 mV的情况进行仿真结果如图8所示。 图8 混仿结果 电路解除复位450微秒后电路建立稳定的输出,仿真结果第一行为校准后的16位...
文献[4]提出了一种在数字域用自适应算法来解决各级间的失配问题[5].本文设计的3阶Mash结构调制器是根据其结构和数字中的相位累加器的对应关系,将各级Σ-Δ调制器用相位累加器替代,再用硬件描述语言Verilog实现,最后综合成最终电路.这样整个结构均用数字实现,不存在不匹配的问题,因此在根本上解决了Mash结构由于各级...