：=是Makefile 中的一种运算，Makefile是一种常用于编译的脚本语言。:=的用法实例：“:=”表示变量的值决定于它在makefile中的位置，而不是整个makefile展开后的最终值。x := fooy := $(x) barx := xyz 在上例中，y的值将会是 foo bar ，而不是 xyz bar 了。
“:=”表示“定义为”，是编程语言里的赋值语句的符号，用来定义一个新出现的符号。这个公式的意思是“定义右边新定义的符号表达左边的值”，右边新定义的符号在该程序中第一次出现。该程序段也可以写成“右边:=左边”，意思相同。
makefile.include.nvhpc_acc：使用 OpenACC 移植到 GPU，使用 MPI 并行化。makefile.include.nvhpc_omp...
makefile中的@是什么意思?OBJS_BOOTPACK = bootpack.obj naskfunc.obj hankaku.obj graphic.obj dsctbl.obj...BIN2OBJ = (TOOLPATH)bin2obj.exeRULEFILE = (TOOLPATH)haribote/haribote.rul...bootpack.bim :(OBJS_BOOTPACK) Makefile\x09(OBJ2BIM) @(RULEFILE) out:bootpack.bim stack:3136k map:bo...
MAKE就是预先指定的make程序。可能是make的不同版本或不同厂商的make程序（如qmake nmake等）。
当make的目标为all时，-C $(KDIR)指明跳转到内核源码目录下读取那里的Makefile；M=$(PWD) 表明然后返回到当前目录继续读入、执行当前的Makefile。当从内核源码目录返回时，KERNELRELEASE已被定义，kbuild也被启动去解析kbuild语法的语句，make将继续读取else之前的内容。else之前的内容为kbuild语法的语句，...
是 Makefile 中的一个自动化变量，用于表示规则的目标文件名。在规则中，如果目标是一个文档文件（在 Linux 系统中，通常称.a 文件为文档文件，也称为静态库文件），那么 $@ 就会代表这个文档文件的名称。如果在多目标模式规则中，$@ 会代表被触发规则的目标文件名。例如，在规则 foo.o: foo.p ...
cc 通常指的是编译器,你可以在makefile里查找cc所指代的具体编译器.貌似你所用的编译器为xlc -g -bnoquiet -brtl -bexpall -o 这些指的是编译器的参数,具体的编译器有具体的解释基本相似,但有所不同 以GCC编译器为例,参数的意思分别为: -o 制定目标名称,缺省的时候,gcc 编译出来的文件是a.out,很难听...
1. $(@:_config=)什么意思? 网上查到如下解释 这里使用了Makefile中的替换引用规则,类似常看到的例子 obj=$(srcfiles:%.c=%.o): 由.c得到对应的.o文件. 这里是一样的道理: $(@:_config=) @代表的是target smdk2410_config, 那么$(@:_config=)就是将smdk2410_config中的_config替换为空!得到smdk...