：=是Makefile 中的一种运算，Makefile是一种常用于编译的脚本语言。:=的用法实例：“:=”表示变量的值决定于它在makefile中的位置，而不是整个makefile展开后的最终值。x := fooy := $(x) barx := xyz 在上例中，y的值将会是 foo bar ，而不是 xyz bar 了。
答:makefile文件中语句的语法是Shell语句语法的子集,以“#”开头的语句为注释语句,内容一般分为两部分,前面部分由include和变量定义语句构成,include语句能够将另外一个文件的内容包含进来,变量定义语句定义后面部分要使用的变量。前面部分的内容可以为空。 makefile的后面部分内容是文件的主要内容,由一些规则描述的语句块...
在makefile定义中,逗号通常用于分隔目标、依赖和命令。具体来说,逗号的作用如下: 1. 分隔目标和依赖:在makefile中,目标是指需要生成的文件或执行的操作,依赖是指生成目标所需要的文件或...
在makefile中@$是什么意思? 在makefile中,@$是一个特殊的自动变量,表示当前规则目标的文件名(不包括目录部分)。 makefile是一种用于自动化构建的文件,用于定义如何编译和链接程序。在makefile中,规则由目标(target)、依赖(prerequisites)和命令(recipe)组成。当执行make命令时,make会按照makefile中定义的规则来构建...
相关知识点: 试题来源: 解析 addprefix 是makefile中的函数,是添加前缀的函数例如:(addprefix src/,foo bar) 返回值为“src/foo src/bar”.所以上面的意思是为dirver_dirs变量添加前缀,(DRIVERS_DIR)/反馈 收藏
意思是吧disk1/kernel/目录下的文件编译进内核， -y是编译进内核，-m是编译成模块
: 代表规则中的目标文件名。如果目标是一个文档（Linux中，一般称.a文件为文档），那么它代表这个文档的文件名。在多目标的模式规则中，它代表的是哪个触发规则被执行的目标文件名。
make会将整个makefile展开后,再决定变量的值。也就是说,变量的值将会是整个makefile中最后被指定的值。看例子: x = foo y = $(x) bar x = xyz 在上例中,y的值将会是xyz bar,而不是foo bar。 2、“:=” “:=”表示变量的值决定于它在makefile中的位置,而不是整个makefile展开后的最终值。
1. $(@:_config=)什么意思? 网上查到如下解释 这里使用了Makefile中的替换引用规则,类似常看到的例子 obj=$(srcfiles:%.c=%.o): 由.c得到对应的.o文件. 这里是一样的道理: $(@:_config=) @代表的是target smdk2410_config, 那么$(@:_config=)就是将smdk2410_config中的_config替换为空!得到smdk...
MAKE就是预先指定的make程序。可能是make的不同版本或不同厂商的make程序（如qmake nmake等）。