7. 生成Verilog 生成定制化模块名: 使用父类Shifter的实现。 调用toVerilog()方法生成Verilog实现。 生成结果如下: 分类: IC, Verilog HDL, jchdl 标签: jchdl, GSL, Verilog 好文要顶 关注我 收藏该文 微信分享 wjcdx 粉丝- 64 关注- 3 +加关注 0 0 升级成为会员 « 上一篇:...