lane传输速率:表示一条数据 lane 的传输速率 dsi clk= Bitclk/2(因为是双边沿采样,一个时钟可以传两个bit的数据)= H_total x V_total x fps x 位深/ lanenumber/2 因为MIPI传输协议中,实际传输数据还会包括包头、包尾等更多的非图像数据,上述计算出来的时钟是刚好够传输图像的时钟,因为被协议数据占据了一...
&dsi{status="okay";rockchip,lane-rate=<480>;panel@0{compatible="simple-panel-dsi";reg=<0>;backlight=<&backlight>;/delete-property/power-supply;prepare-delay-ms=<100>;reset-delay-ms=<10>;init-delay-ms=<100>;disable-delay-ms=<50>;unprepare-delay-ms=<20>;width-mm=<68>;height-mm=...
物理层,就是要控制硬件信号的(时序),MIPI-DSI两种信号类型: 时钟lane,两根线一个Dp,Dn; 数据lane,两根线一个Dp,Dn; 数据lane根据需求有多个,最少一个lane(lane0),最多4个lane(lane0,lane1,lane2,lan3),其中只有lane0是双向的(低速模式双向,高速模式也只能是单向),其他的都只能是单向(高速模式单向)。 ...
MIPI-DSI是一种应用于显示技术的串行接口,兼容DPI(显示像素接口,Display Pixel Interface)、DBI(显示总线接口,Display Bus Interface)和DCS(显示命令集,Display Command Set),以串行的方式发送像素信息或指令给外设,而且从外设中读取状态信息或像素信息,而且在传输的过程中享有自己独立的通信协议,包括数据包格式和纠错检...
3、dsi,lanes 确定接口类型为MIPI,MIPI能够实现多通道差分传输,所以通过数据手册我们可以了解它具体有多少路: 根据数据手册,我们很容易了解到数据通道有4组,所以对应设备树中的配置如下: dsi,lanes = <4>; //表示使用 4lane 传输数据 4、时序 一般厂家FAE会给到我们一组参数,分别是: ...
MIPI lane:2条数据lane,1条时钟lane mip_clk = 2560*1440*60fps*(3*8)* 1.25 * 65 / 2/8/104/1024 = 429Mhz 2.2、LCD dsi简图 今天以LCD MIPI为例做简要讨论。Display对应MIPI DSI,Camera对应MIPI CSI。和Display相关的就是MIPI DSI,DPI,DBI等,规范了host display controller到panel之间通信时从物理层...
接口类型分为：RGB 模式、SPI 模式、MDDI 模式、VSYNC 模式、DSI 模式、MCU 模式等。二、接口的选用...
先来关注硬件上需要注意的改动,RT1170 上 MIPI DSI 这个外设(2 Lane)不同于其它外设有很多 pinmux 选项,其就一组固定的引脚(并且是专用的),所以这组引脚我们不需要做任何代码上的配置。 但是LCD 屏除了 MIPI DSI 相关信号以及电源、地之外,通常还有三个控制信号,即 Power_en(电源使能-可选)、Reset(硬复位)...
Dsipclk(Dsi pixel clock) = (Byteclk * lane number)/bpp(byte) = Total pixel * 8 Byteclk = pclk * pixel depth / lane number #调试过程描述 这个是一个新平台旧屏幕的调试,我们在rk平台上已经能点亮,这个是新的项目,我们满怀信心的时候,却发现怎么都不能让这个该死的屏幕正常亮起来。
• lane_num:lane 数量,通过lcd_dsi_lane来设置。 • 1e9:1000000000 的科学计数写法。 选择分辨率的同时需要考虑系统带宽,DE 能力,所以即使接口方面支持这个分辨率,对于整个系统来说不一定支持,比如说硬件为了节省成本选择了一款速 度很慢的DDR内存然后同时又想选择高分辨率的屏幕,很明显这是不现实的。