本设计中用到Cyclone的EP1C6Q240C8芯片,并且使用modelsim实现功能和时序仿真。实践证明,通过FPGA完成了对IRIG-B码的编、解码设计,能够实现与系统时钟信号的精确同步,当GPS送入pps_in信号时,FPGA进行编码,输出的IRIG-B码暂时保存在FPGA的存储器中,当需要为外部设备提供精确的对时时钟时,FPGA进行解码操作,
IRIG-B 由于对时精度高,解码比较复杂,对硬件要求高。在一些自动化 设备中 CPU 计算能力有限,不能完整解算出高精度的时间码,另外 IRIG-B 协议比较复杂,对开发人员要求也高。 本公司设计的 YCB4000 芯片针对以上情况采用 SOC 技术开发出这款专用 芯片,使开发人员不用了解 IRIG-B 协议就获得高精度的时间信号。
IRIG-B码是由美国IRIG组织发布用于时间同步的时间码标准,其中应用最广泛的是IRIG-B版本.简称B码.是专用于时钟传输的时钟码。为国际通用时间格式码.用于各系统的时间同步。目前GPS对时装置提供IRIG-B码有多种方式:TTL电平.差分信号.RS422等,由于TTL电平或差分信号只是占用一个1/0口的资源.故这里选用TTL电平或差分...
实践证明,通过FPGA完成了对IRIG-B码的编、解码设计,能够实现与系统时钟信号的精确同步,当GPS送入pps_in信号时,FPGA进行编码,输出的IRIG-B码暂时保存在FPGA的存储器中,当需要为外部设备提供精确的对时时钟时,FPGA进行解码操作,输出同步脉冲信号1pps和时间信号,从而去校准从设备的实时时间,使设备具有精度高的同步的时...
IRIG-B解码芯片说明书(v1|||IRIG-B解码芯片说明书(v1|||IRIG-B解码芯片说明书(v1 VIP免费下载 收藏 分享赏 0 下载提示 1、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。 2、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。 3...
IRIG-B由于对时精度高,解码比较复杂,对硬件要求高。在一些自动化 设备中CPU计算能力有限,不能完整解算出高精度的时间码,另外IRIG-B 协议比较复杂,对开发人员要求也高。 本公司设计的YCB4000芯片针对以上情况采用SOC技术开发出这款专用 芯片,使开发人员不用了解IRIG-B协议就获得高精度的时间信号。
IRIG4200B码解码器
国家电力公司、各大电网和省电力公司,高度重视电力系统的时间同步系统的建设,明确要求电力的生产运行系统装置采用卫星时钟进行校时。由于目前GPS接收机采用IRIG-B(DC)时间码的格式输出标准时间信息,所以本文提出了一种基于FPGA来实现的IRIG-B(DC)时间码解码设计方案。
外部接入的IRIG-B编码信号是用RS485电平传输的差分信号,需变换为TTL信号,转换芯片为AD公司的ADM2483,该芯片是带隔离的增强型RS485收发器,有失效保护、短路电流限制、热关断和恢复等功能。外接的5MHz信号来源于5MHz的有源晶振。硬件框图如图2所示。 3 IRIG-B码解码模块的软件设计 ...
在上位机设置工作状态后,Aduc812完成对 IRIGB(AC码)的解码,或者编码IRIpB(DC无论在哪个工作状态下,单片机内部看门狗都 码)输出。CPLD完成的主要工作是Aduc812和被设定,保证系统不会死机。 PCI接口芯片的数据交换,包括把解码或是编码所 得IRIGB时间、控制信息送到主机端;还需把上 位机的设置信息送给Aduc812。同时,...