-qx_tech_file {/pdk/TSMCHOME/tech_t12/QRC/rcworst/Tech/rcworst_CCworst_T/qrcTechFile} \ -preRoute_cap 1.073 \ -preRoute_res 1.173 \ -preRoute_clkcap 1.080 \ -preRoute_clkres 1.079 \ -postRoute_cap {1.0 1.032 } \ -postRoute_res {1.0 1.029 } \ -postRoute_xcap {1.0 0.946 } ...
Innovus中做derive pg的命令是globalNetConnect,具体命令如下。 因为我们加的power stripe是高层metal,比如我们这个lab是M6,follow pin一般是M1。那么整个供电网络应该是M6一直打孔到M1。所以我们希望在创建power rail时同时打上各层的通孔VIA。 GUI界面操作方法如下: Route ‒ Special Route 点击OK后效果如下图所示。
-preRoute_cap 1.073 \ -preRoute_res 1.173 \ -preRoute_clkcap 1.080 \ -preRoute_clkres 1.079 \ -postRoute_cap {1.0 1.032 } \ -postRoute_res {1.0 1.029 } \ -postRoute_xcap {1.0 0.946 } \ -postRoute_clkcap {0.0 1.042 } \ -postRoute_clkres {0.0 0.986 } \...
由于PG via drop的特点,这种DanglingWire的情形在PG 绕线会比较常见,反而由于NanoRoute特有的算法,对于信号连接,基本不会出现DanglingWire的现象。 这里的PG连接是从M6 -> VIA56 -> M5,从INVS的理解来看,这条M5 wire的的最右侧部分(从VIA56结束一直到M5的最右端,红色高亮区域),是一小段的DanglingWire绕线,因...
在设计中有一些short,跑几轮ecoRoute -fix_drc都无法解决的情况下,我们可以删除一些short的shape来让工具重新ecoRoute来解决,如果数量有几十甚至上百个,那么手工操作就不太现实了,可以用脚本来实现,这里分享的就是这样一个脚本。 注意:如果short数量非常多且比较集中(hotspot)的情况下,就需要去看你的congestion状态...
采用基于Innovus工具的三种自动化IR Drop修复流程在PR (Placement and Route)阶段优化模块的动态IR Drop。结果表明,Pegasus PG Fix Flow和IR-Aware Placement这两种方法能分别修复设计的48%和33.8%的IR Drop违例,且不会恶化时序和DRC(Design Rule Check),而IR-Aware PG Strape Addition这种方法的优化力度相对较小,...
-postRoute_clkres {0.0} \ -postRoute_clkcap {0.0} \ -qx_tech_file {../QRC/t018s6mm.tch} #创建Delay Corner,它是library set和RC Corner等的组合(此Lab中没有设置power domain和op condition的信息,因此就这两项内容的组合): create_delay_corner -name dtmf_corner_min \ ...
dbGet [dbGet -p head.routeTypes.name routeTypeName].bottomPreferredLayer.num Get database units dbGet head.dbUnits Get the manufacturing grid dbGet head.mfgGrid Get physical only cells such as filler cell, end cap cell, and so on dbGet [dbGet -p top.insts.isPhysOnly 1].name ...
- get 特定instance的pg pin - ``` ```dbGet[dbGet top.insts.name $instName -p ].pgInstTerms.name``` ``` **Cadence提供了更为详细的命令,参考如下:**You can use the following single-line dbGet scripts to explore various aspects of your design: ...
文档介绍:在先进工艺节点下,芯片电源网络的电阻增加和高密度的晶体管同时翻转会在VDD和VSS上产生电压降(IR Drop),导致芯片产生时序问题和功能性障碍。采用基于Innovus工具的三种自动化IR Drop修复流程在PR (Placement and Route)阶段优化模块的动态IR Drop。结果表明,Pegasus PG Fix Flow和IR-Aware Placement这两种...