下图所示为咱们社区低功耗四核A7顶层Top项目的一个timing report。这里面的Drive Adjustment值为0.016ns。在模块级的设计中，模块端口input和output的驱动和负载load信息我们都不太清楚。这个时候在我们模块级的时序约束SDC文件中经常会看到下面这几个命令。数字IC后端实现案例 | 如何在数字IC后端PR实现中加入spare cell...