2.5.1 数据通路此模块位于 PHY 模块中,数据通路如图 2.3 所示:DS仲裁信号 解码器RXdsRsDataportTx ata txRxDBeta接收缓冲器接口DS解码器portRxDataportRxDat arxData|_crxDataataportTx DataLink接口控制器txData仲裁 txRxD ataDDS端口输出控制器TXDS编码器Beta端口发送器intTxRxD ata测试模式控制器PHY包解码和产生...