.I(I), // Diff_p buffer input (connect directly to top-level port) .IB(IB) // Diff_n buffer input (connect directly to top-level port) ); DIFF_TERM、IBUF_LOW_PWR分别指定差分终端和性能模式,IOSTANDARD指定你需要输出的电平标准。 接下来例化
IBUFDS原语用于将差分输入信号转化成标准单端信号,且可加入可选延迟。在IBUFDS原语中,输入信号为I、IB,一个为主,一个为从,二者相位相反。 IBUFDS的逻辑真值表所列,其中“-*”表示输出维持上一次的输出值,保持不变。 IBUFDS原语的例化代码模板如下所示: // IBUFDS: 差分输入缓冲器(Differential Input Buffer) //...
原语: module IBUFDS (O, I, IB); parameter CAPACITANCE = "DONT_CARE"; parameter DIFF_TERM = "FALSE"; parameter DQS_BIAS = "FALSE"; parameter IBUF_DELAY_VALUE = "0"; parameter IBUF_LOW_PWR = "TRUE"; parameter IFD_DELAY_VALUE = "AUTO"; parameter IOSTANDARD = "DEFAULT"; output O; ...
IBUF_LOW_PWR => FALSE, -- Low power (TRUE) vs. performance (FALSE) setting for referenced I/O standards IOSTANDARD => "LVDS_25") port map ( O =>lvds_rx_dat(i), -- Buffer output I => lvds_rx_dp(i), -- Diff_p buffer input (connect directly to top-level port) IB => lvds...
IBUFDS原语示意图如下所示: 端口说明如下表: 信号真值表如下: 2.2、仿真 打开VIvado--Tools--Language Templates,搜索“IBUFDS”,可以找到Xilinx提供的模板,如下所示: DIFF_TERM、IBUF_LOW_PWR分别指定差分终端和性能模式,IOSTANDARD指定你需要输出的电平标准。接下来例化一个IBUFDS原语进行测试,Verilog代码如下: ...
IBUFDS原语示意图如下所示: 端口说明如下表: 信号真值表如下: 2.2、仿真 打开VIvado--Tools--Language Templates,搜索“IBUFDS”,可以找到Xilinx提供的模板如下: DIFF_TERM、IBUF_LOW_PWR分别指定差分终端和性能模式,IOSTANDARD指定你需要输出的电平标准。
OUT = IN 噪声被抑止掉。 上述可以形象理解差分方式抑止噪声的能力。 Xilinx公司差分原语的使用 (原语,其英文名字为Primitive,是Xilinx针对其器件特征开发的一系列常用模块的名字,用户可以将其看成Xilinx公司为用户提供的库函数,类似于C++中的“cout”等关键字,是芯片中的基本元件,代表FPGA中实际拥有的硬件逻辑单元,如...