选用ADC3中的IN0,其他的不选,具体配置如下,根据下图计算采样率首先,ADC的时钟为150MHz,时钟分频8分频,然后采样时间为32.5个时钟周期,采样率约577KHz,实测采用8.5个时钟周期也可也,但是时采样率再高就不太行了。 3. DMA配置 DMA配置如下图所示,由于是连续采样DMA配置为循环模式,同样,在ADC的配置中的转换数据管理...
上图的I2SxCLK,可以来自PLLI2S输出(通过R系数分频)或者来自外部时钟(I2S_CKIN引脚),一般我们使用前者作为I2SxCLK输入时钟。 我们需要根据音频采样率(fs)来计算各分频器的值,常用的音频采样率有:22.05Khz、44.1Khz、48Khz、96Khz、196Khz等。 当MCK输出使能时,fs频率计算公式如下: fs=I2SxCLK/[256*(2*I2SDIV+...
注意BCLK的频率必须大于等于ADC采样率乘以ADC数据位宽乘以2。当WM8371作为主机时，BCLK由WM8371提供，用户不能设置其频率。当WM8371作为从机时，BCLK由用户提供，必须满足频率关系。注意BCLK的下降沿与ADCLRC/DACLRC的跳变沿对齐，而DACDAT/ADCDAT的第一个数据(MSB)在BCLK下降沿开始传输，即DACDAT/ADCDAT与ADCLRC/...
对应时序如下所示,ADCDAT在ADCLRC高电平时传输左声道的数据,ADCDAT在ADCLRC低电平时传输右声道数据,ADCDAT先传输高位数据。ADCLRC的频率等于配置的ADC采样频率fs。 ADCDAT在BCLK的前n个时钟的下降沿传输数据,n表示ADC采集数据的位宽。 图3 左对齐模式 注意BCLK的频率必须大于等于ADC采样率乘以ADC数据位宽乘以2。当W...
I2S RX方向:麦克风在机械振动下将声音信号转变为电压信号,电压信号经过放大等处理,给到ADC采样,将模拟信号转化为数字信号;音频在ADC与DSP之间的传输协议就是使用的I2S协议。 I2S TX方向:数字信号经过编码、存储、压缩等技术后,发送给解码器-DAC(DSP、专用解码器),将数字信号还原为模拟信号,最后给到喇叭完成声音/音频...
I2S总线根据ADCDAT和DACDAT的数据变化,分为左对齐,右对齐,I2S及DSP共四种模式,其实就是四种数据传输时序,推荐使用左对齐模式或者I2S模式。 2.1 左对齐模式 对应时序如下所示,ADCDAT在ADCLRC高电平时传输左声道的数据,ADCDAT在ADCLRC低电平时传输右声道数据,ADCDAT先传输高位数据。ADCLRC的频率等于配置的ADC采样频率...
4. 声音采样-ADC/DAC 处理器要想“听到”外界的声音必须要把外界的声音转化为自己能够理解的“语言”,处理器能理解的就是 0 和 1,也就是二进制数据。 所以我们需要先把外界的声音转换为处理器能理解的 0 和 1,在信号处理领域,外界的声音是模拟信号,处理器能理解的是数字信号,因 此这里就涉及到一个模拟信号...
打开ESP-IDF example界面,找到i2s_adc_dac例程: 图2 example i2s_adc_dac 点击 使用例程i2s_adc_dac创建项目就可以了。 该示例使用I2S控制ADC采样以及控制DAC数据流输出;程序首先会使用ADC采样音频,接着通过DAC回放录制的音频,最后播放项目中的音频文件,不断循环。
左对齐模式的时序特点如下：在ADCLRC高电平期间，ADCDAT负责传输左声道的数据；而当ADCLRC变为低电平时，则传输右声道的数据。值得注意的是，ADCDAT总是优先传输高位数据。此外，ADCLRC的频率设定为配置的ADC采样频率fs。在BCLK的前n个时钟的下降沿，ADCDAT会进行数据传输，其中n值代表了ADC采集数据的位宽。在左对齐...
所以我们需要先把外界的声音转换为处理器能理解的 0 和 1,在信号处理领域,外界的声音是模拟信号,处理器能理解的是数字信号,因此这里就涉及到一个模拟信号转换为数字信号的过程,而完成这个功能的就是 ADC 芯片。 1)采样 以一定采样率,在时间轴上对模拟信号进行数字化。