氧化铪(Hafilium oxide, 即HfO2 )的k=20 。 有效氧化物厚度(EOT)由下式给出: EOT=3.9*Tox这里:EOT为有效氧化物厚度,Tox为氧化层厚度,K为材料的介电常数。氧化铪的k=20 ,比SiO2高6倍,这意味着6nm厚的HfO2提供相当于1nm SiO2的EOT。 在多晶硅和栅介质的界面上会形成一层耗尽层。这相当于加大了 TOX, ...
因此,需要一种全新的解决方案来克服微缩基于多晶硅栅极/SiON氧化物的晶体管时存在基本限制,并且需要在DRAM中采用高k/金属栅极(HKMG)技术,这促使逻辑晶体管技术实现了最重大的创新。 图2. Logic Scaling(逻辑微缩)的机遇与挑战 借助HKMG,一层薄薄的高k薄膜可取代晶体管栅极中现有的SiON栅氧化层,以防止泄漏电流和可...
MOS晶体管要求高栅电容以吸引电荷至沟道，这要求栅介质非常薄，如65nm工艺中的SiO2仅4个原子层厚。厚度小于此值会导致泄漏增加，无法按比例缩小。为解决此问题，人们引入氮形成氮氧化物栅介质，称为SiON，提供较高的介电常数k值。高K介质自2007年起进入商品制造，Intel 45nm工艺采用铪材料，其k值达20，...
因此,需要一种全新的解决方案来克服微缩基于多晶硅栅极/SiON氧化物的晶体管时存在基本限制,并且需要在DRAM中采用高k/金属栅极(HKMG)技术,这促使逻辑晶体管技术实现了最重大的创新。 图2:Logic Scaling(逻辑微缩)的机遇与挑战 借助HKMG,一层薄薄的高k薄膜可取代晶体管栅极中现有的SiON栅氧化层,以防止泄漏电流和可靠...
随着栅氧化物厚度的不断减小,为了抑制短沟道效应,必须减小EOT(栅介质等效氧化层厚度),EOT即high-k介质和纯SiO2栅介质达到相同的栅电容时的纯SiO2栅介质的厚度。 用high-K材料替换SiO2,在EOT相同的情况下增大其物理厚度,会降低其栅电流的密度。 介电层
通常情况下,基于Hf的栅氧化层用于高温半导体制造工艺,因为它们可以确保自身和硅的热稳定性。为了防止现有多晶硅电极材料与高k栅氧化层之间的相互作用,必须引入金属电极来代替多晶硅。这使得名为高k/金属栅极的集成解决方案应运而生,该解决方案将高介电常数栅氧化层与金属电极相结合。
High-K绝缘层的等效氧化物厚度（EOT: equivalent oxide thickness）较薄，因此能有效降低栅极电容，晶体管的关键尺⼨能得到进⼀步的缩⼩，管⼦的驱动能⼒也能得到有效的改善。采⽤High-K绝缘层的晶体管和采⽤硅氧化物绝缘层的晶体管相⽐，在改善沟道载流⼦迁移率⽅⾯稍有不利。在HKMG⼯艺...
通常情况下,基于Hf的栅氧化层用于高温半导体制造工艺,因为它们可以确保自身和硅的热稳定性。为了防止现有多晶硅电极材料与高k栅氧化层之间的相互作用,必须引入金属电极来代替多晶硅。这使得名为高k/金属栅极的集成解决方案应运而生,该解决方案将高介电常数栅氧化层与金属电极相结合。
真正需要高速的区 域,还是采用一层氧化物工艺。 因此 Virtex-2, 4,5, 6 尽管在降低功耗上做得很出色,可和精心设计的ASIC比,仍然有差距。毕竟那么多闲置的资源在那里,每个跑冒滴漏一点,数千万个加到一起,就不是小数字。 赛灵思的竞争对手没有用三重氧化物这个方法,而是用统一抬高衬底电压的方法,降低栅和衬底...
采用High-K绝缘层的晶体管和采用硅氧化物绝缘层的晶体管相比,在改善沟道载流子迁移率方面稍有不利。 在HKMG工艺制作方面,业内有两种不同的实现方式,分别gate-first和gate-last,主要却别是金属栅极是在高温活化退火(high-temperatureactivationanneals)之前或者之后沉积到晶圆上。Gate-first的主要支持者是以IBM为首的芯...