近日,ServeTheHome发布了NVIDIA H100 SXM的实物近照,可以看到SXM外形的新设计,PCB型号为PG520。据了解,搭载的GH100芯片面积大概为814 mm²,位于正中间,周围排列了六颗HBM3显存,容量为80GB。与上一代的A100相比,H100的连接布局也发生了变化,变得更短一些。NVIDIA H100 SXM的TDP高达700W,相比基于 Ampere和Volta架构...
参考链接：[1]https://developer.nvidia.com/blog/designing-arithmetic-circuits-with-deep-reinforcement-learning/[2]https://arxiv.org/pdf/2205.07000.pdf[3]https://twitter.com/rjrshr/status/1545446397759016962[4]https://www.hpcwire.com/2022/04/18/nvidia-rd-chief-on-how-ai-is-improving-chip-...
随着工艺越来越逼近物理极限,摩尔定律渐微,从Nvidia的芯片从H100开始,每一代芯片,单位面积的性能提升不到15%,并且往后演进3nm、2nm、1nm每一代的红利收益均不会超过15%。未来二十年的主要矛盾是:半导体工艺无法满足AGI日益增长的算力需求。怎么办?系统施策,俗称摊大饼,将成为提升算力的主要路线:a)持续加大HBM内存...
由于B200 实际上是两块H100芯片拼起来的,单位面积内的算力需要除以二。以 LLM 目前最主要的训练方式 BF16 精度为计算单元,实际上 B200 的加速效果: B200这代产品,虽然通过摊大饼的方式(两个Die双拼、NVL72 Giant GPU),做大了芯片性能,但并非通过工艺和技术架构演进获得增益,需要支付更多的成本在互联、散热、交换...
英伟达的H100(基于定制4nm级工艺技术构建)的功耗约为700W(包含HBM内存功率在内),并且考虑到芯片裸片的面积大小为814mm²,因此每平方毫米的功耗实际是低于1W的。这就相当于,B200的功耗将较H100增加40%以上。 有媒体机构分析指出,H200很可能会基于另一种性能增强的工艺技术构建,比如采用3nm级的工艺技术构建。
[2]https://arxiv.org/pdf/2205.07000.pdf [3]https://twitter.com/rjrshr/status/1545446397759016962 [4]https://www.hpcwire.com/2022/04/18/nvidia-rd-chief-on-how-ai-is-improving-chip-design/ 原标题：《英伟达用AI设计GPU：最新H100已经用上，比传统EDA减少25%芯片面积》
结果显示,在相同延迟、效能下 PrefixRL 加法器面积比 EDA 工具加法器面积减少了 25%。 研究团队 本次研究来自英伟达应用深度学习研究小组。他们希望这个方法有希望让 AI 应用到实际电路设计问题当中去。 近年来,AI 设计芯片这件事儿很多科技公司都已经在展开。最典型如谷歌,去年 6 月在 Nature 上发表了一篇文章:...
结果显示,在相同延迟、效能下PrefixRL加法器面积比EDA工具加法器面积减少了25%。 研究团队 本次研究来自英伟达应用深度学习研究小组。 他们希望这个方法有希望让AI应用到实际电路设计问题当中去。 近年来,AI设计芯片这件事儿很多科技公司都已经在展开。 最典型如谷歌,去年6月在Nature上发表了一篇文章:A graph placement...
英伟达用AI设计GPU:最新H100已经用上,比传统EDA减少25%芯片面积 最新英伟达Hopper架构就拥有13000个AI设计电路的实例。 来具体看看这项研究。 本文主要研究了一种流行的并行前缀电路,着重讨论了电路的两大特性:电路面积和延迟。 已有的优化基本思路,是使用电路发生器将前缀图形转换为带有导线和逻辑门的电路,再用物理综...
结果显示,在相同延迟、效能下PrefixRL加法器面积比EDA工具加法器面积减少了25%。 研究团队 本次研究来自英伟达应用深度学习研究小组。 他们希望这个方法有希望让AI应用到实际电路设计问题当中去。 近年来,AI设计芯片这件事儿很多科技公司都已经...