Xilinx系列FPGA实现10G万兆UDP协议栈现状; Xilinx系列FPGA实现10G万兆UDP协议栈首要的是解决以太网物理层方案,目前只有3种方案,第1种是使用GTX、GTH、GTY等高速接口的10GBASE-R编解码模式,该IP非常底层,输出串并转换后的并行数据,用户需要自己将并行数据转换为XGMII接口数据或者AXI4-Stream接口数据,使用该I