GICV3 前面32个中断 SPI+PPI 在gic redistributor中的配置,是每个CPU私有的配置,后面的SPI中断是在gic distributor中配置的,其硬件的基地址如图: 5.1) 中断重要的寄存器 * GICD_CTLR 使能group0 1使能中断以及路由等 * GICD_IROUTER<n> 当GICD_IROUTER.Interrupt_Routing_Mode= 0, SPIs 被路由到对应的配置亲和...
且其同一个中断号在每个处理器上都可以有不同的中断,如对于一个拥有两个PE的smp系统,中断号16的PPI中断可以分别被注册为PE0和PE1的私有中断,它们可以被独立触发并被特定的PE独立处理。 SPI(shared peripheral interrupt):中断号(32 – 1019,4096 - 5119),共享外设中断,它由外设产生,可以被路由至特定PE或一组...
根据目标CPU的不同,外设的中断可以分成PPI(Private Peripheral Interrupt)和SPI(Shared Peripheral Interrupt)。PPI只能分配给一个确定的processor,而SPI可以由Distributor将中断分配给一组Processor中的一个进行处理。外设类型的中断一般通过一个interrupt request line的硬件信号线连接到中断控制器,可能是电平触发的(Level-se...
且其同一个中断号在每个处理器上都可以有不同的中断,如对于一个拥有两个PE的smp系统,中断号16的PPI中断可以分别被注册为PE0和PE1的私有中断,它们可以被独立触发并被特定的PE独立处理。 SPI(shared peripheral interrupt):中断号(32 – 1019,4096 - 5119),共享外设中断,它由外设产生,可以被路由至特定PE或一组...
(a)nLEGACYIRQ信号线。对应interrupt ID 31,在bypass mode下(这里的bypass是指bypass GIC functionality,直接连接到某个processor上),nLEGACYIRQ可以直接连到对应CPU的nIRQCPU信号线上。在这样的设置下,该CPU不参与其他属于该CPU的PPI以及SPI中断的响应,而是特别为这一根中断线服务。
对于SPI中断,当前中断至少在一个处理器中处于pending状态。 对于SPI和PPI中断来讲: 写入0:无影响 写入1:其效果取决于是边缘触发还是电平敏感中断: 边缘触发(Edge-triggered),如果中断不处于pending状态,则不受影响。如果之前是pending状态,则会变成inactive状态;如果之前是active and pending状态,则会变成active状态。
在DTS中,外设的interrupt type有两种,一种是SPI,另外一种是PPI。SGI用于processor之间的通信,和外设无关。 uart3的interrupt属性中的74表示该外设使用的GIC interrupt ID号。GIC最大支持1020个HW interrupt ID,具体的ID分配情况如下: (1)ID0~ID31是用于分发到一个特定的process的interrupt。标识这些interrupt不能仅...
GIC-400的BD如下图所示,GIC-400从中断输入信号中检测PPI和SPI。每个处理器的每个PPI中断ID都有一个信号。每个SPI中断ID只有一个输入信号,与SoC中处理器的数量无关。SGI没有输入信号,在GIC-400中使用AXI编程接口生成。 2、输入信号 上图中左边就是来自外设的interrupt source输入信号。分成两种类型,分别是PPI(Priva...
- 对于SPI中断,当前中断至少在一个处理器中处于pending状态。 对于SPI和PPI中断来讲: 写入0:无影响 写入1:其效果取决于是边缘触发还是电平敏感中断: - 边缘触发(Edge-triggered),如果中断不处于pending状态,则不受影响。如果之前是pending状态,则会变成inactive状态;如果之前是active and pending状态,则会变成active状...
• PPI:(Private Peripheral Interrupt,私有外设中断),该中断来源于core,但是该中断只对指定的core有效,所谓的私有即指对core私有; • SPI:(Shared Peripheral Interrupt,共享外设中断),该中断来源于外部设备,该中断可以对所有的core有效; • SGI:(Software Generated Interrupt,软件中断),用于给其它的core发送中断...